LMK5C33216AS1
- 基于 BAW VCO 的超低抖动无线时钟
- 在 491.52MHz 下典型 RMS 抖动为 40fs,最大 RMS 抖动为 57fs
- 在 245.76MHz 下典型 RMS 抖动为 50fs,最大 RMS 抖动为 62fs
- 三个高性能数字锁相环 (DPLL) 与模拟锁相环 (APLL) 配对
- 可编程 DPLL 环路带宽范围为 1mHz 至 4kHz
- DCO 频率调节步长 < 1ppt
- 两个差动或单端 DPLL 输入
- 1Hz (1PPS) 至 800MHz 输入频率
- 数字保持和无中断切换
- 16 个采用可编程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差动输出
- 当在 OUT[1:0]_P/N、GPIO1 和 GPIO2 上配置 6 个 LVCMOS 频率输出并在 OUT[15:0]_P/N 上配置 14 个差动输出时,总共最多 20 个频率输出
- 支持可编程摆幅和共模的 1Hz (1PPS) 至 1250MHz 输出频率
- 符合 PCIe 第 1 代到第 6 代标准
- I2C 三线制 SPI 或四线制 SPI
- 工作温度:-40°C 至 85°C
LMK5C33216AS1 是一款高性能网络同步器和抖动清除器,旨在满足无线通信和基础设施应用的严格要求。
该器件附带软件支持,用于实现 IEEE-1588 PTP 同步到主基准时钟源。如需更多信息,请联系 TI。
器件集成了 3 个 DPLL 和 3 个 APLL,可通过可编程环路带宽 (LBW) 提供无中断切换和抖动衰减功能,具备一个外部环路滤波器,充分提升了灵活性和易用性。
APLL3 具有超高性能 PLL 和 TI 专有的体声波 (BAW) 技术。BAW APLL 可以生成 491.52MHz 输出时钟,其 RMS 抖动典型值为 40fs / 最大值为 60fs(12kHz 至 20MHz),而不受 DPLL 基准输入的频率和抖动特性的影响。APLL2 和 APLL1(传统 LC VCO)提供用于第二或第三频率域和/或同步域的选项。
基准验证电路会监测 DPLL 基准输入,并在检测到或丢失输入时自动执行无中断切换。零延迟模式 (ZDM) 可控制输入和输出之间的相位关系。
该器件可通过 I2C 或 SPI 进行全面编程。集成的 EEPROM 可用于自定义系统启动时钟。该器件还具有出厂默认的 ROM 配置文件作为备用选项。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1 设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
设计工具
Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices
模拟工具
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源米6体育平台手机版_好二三四系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短米6体育平台手机版_好二三四上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短米6体育平台手机版_好二三四上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
VQFN (RGC) | 64 | Ultra Librarian |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点