在独立模式下，每个 DPLL 都可以根据需要选择基准。DPLL 可以共享同一个基准，或者各自选择不同的基准。启动时，每个 APLL 将在初始化后锁定到 XO 输入并在自由运行模式下运行。当检测到有效的 DPLL 基准输入时，每个 DPLL 都根据独立基准优先级开始获取锁定。每个 DPLL 的 TDC 将所选基准输入时钟的相位与来自相应 VCO 的 FB 分频器时钟进行比较，并生成一个与相位误差对应的数字校正字。此校正字由数字环路滤波器 (DLF) 进行滤波，而 DLF 输出会调整 APLL N 分频器分子以将 VCO 频率锁定到基准输入。

由于每个 DPLL 可以在此模式下独立工作，DPLL 可以锁定或解锁，不会影响其他通道。

选择 XO 频率时，TI 建议避免比率接近整数或半整数边界以更大限度减少杂散噪声。理想情况下，最好选择一个 XO 频率，使 APLL 分数 N 分频比 (NUM/DEN) 介于 0.125 至 0.45 之间和 0.55 至 0.875 之间。选择频率更高的 XO 可以获得更好的抖动性能，尤其是对于 APLL1 和 APLL2 输出而言。如果 XO 频率或相位噪声性能与 APLL1 或 APLL2 输出所需的性能有差距，则可以选择采用级联模式，并以 APLL3 作为 APLL1 或 APLL2 的基准。

图 7-3 DPLL 独立模式