当 TEC_CNTR_TRIG 为 1（GPIO 引脚）时：

• 1 个 TEC 周期 + 2ns 的时序精度要求 20% 至 80% 的上升时间小于或等于 1ns。
• GPIOx 上升沿不应出现在 SCS 上升的 10ns 内，此期间会将 TEC_CNTR_EN 从 0 设置为 1。
• GPIOx 应保持高电平 10ns。
• 读取 TEC_CNTR 的 LSB 后，新的 GPIOx 触发器不应在 SPI SCS 上升沿的 1µs 内到达。

当 TEC_CNTR_TRIG 为 0 (SPI) 时：

• 1 个 TEC 周期 + 2ns 的时序精度要求 80% 至 20% 的下降时间小于或等于 1ns。
• TEC 计数器在 SPI SCS 的下降沿被捕获到 TEC_CNTR 寄存器。无需额外的时间来读回或预锁存寄存器。