ZHCSJK3H June 2003 – December 2021 SN74LVC1G3157-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
使用此电路创意,系统设计人员可以确保组件或子系统电源在允许信号施加到其输入之前斜升。这对于没有过压耐受输入的集成电路很有用。基本思路是在 VCC1 电源轨上使用电阻分压器,该分压器正在斜升。电阻分压器的 RC 时间常数进一步延迟了 SPDT 总线开关选择引脚上的电压斜坡。通过仔细选择 R1、R2 和 C 的值,可以确保 VCC1 在从 A 到 B2 的路径建立之前达到其标称值,从而防止在器件/系统上电之前 I/O 上出现信号通电。为了确保实现所需的极低延迟,设计人员应使用Equation1 来计算从接地转换 (0V) 到电源电压 (VCC1/2) 一半所需的时间。
选择 Rs 和 C 以获得所需的延迟。
当 Vs 变为高电平时,信号将被传递。