ZHCS889Q June 2007 – August 2022 TMS320F28232 , TMS320F28232-Q1 , TMS320F28234 , TMS320F28234-Q1 , TMS320F28235 , TMS320F28235-Q1 , TMS320F28332 , TMS320F28333 , TMS320F28334 , TMS320F28335 , TMS320F28335-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
对于各种电源引脚的加电和断电序列没有特别要求,确保所有模块具有正确的复位状态。然而,如果 I/O 引脚的电平转换输出缓冲器中的 3.3V 晶体管在 1.9V/1.8V 晶体管之前上电,输出缓冲器有可能打开,这会导致上电期间引脚上出现毛刺。为了避免这种情况,VDD(内核电压)引脚应早于 VDDIO(输入/输出电压)引脚或与之同时上电,确保 VDD 引脚在 VDDIO 引脚达到 0.7V 之前或与之同时达到 0.7V。
有一些对于XRS引脚的要求:
在器件上电之前,不应将 VDDIO 之上大于二极管压降 (0.7V) 的电压应用于任何数字引脚(对于模拟引脚,此值是高于 VDDA 0.7V 的电压值)。此外,VDDIO 和 VDDA 之间的差距应保持在 0.3V 之内。应用于未加电器件的引脚上的电压会以一种无意的方式偏置内部 p-n 接头并产生无法预料的结果。