UCC21550-Q1 的输入引脚（INA、INB 和 DIS）基于兼容 TTL 和 CMOS 的输入阈值逻辑，该逻辑与 VDD 电源电压完全隔离。UCC21550-Q1 具有 2.0V 的典型高电平阈值 (V_INAH) 和 1V 的典型低电平阈值，因此可以使用逻辑电平控制信号（例如来自 3.3V 微控制器的信号）轻松地驱动输入引脚。由于具有 1 V 的宽迟滞 (V_{INA_HYS})，器件具有出色的抗噪性能并且运行稳定。如果任何输入保持开路，内部下拉电阻器会强制将对应引脚置于低电平。此类电阻器通常为 90kΩ（请参阅节 7.2）。但是，如果不使用输入，仍建议将其接地。

由于 UCC21550-Q1 的输入侧与输出驱动器相隔离，因此允许用户为所选择的栅极选择有效的 VDD。施加于 INA 或 INB 的任何信号的振幅绝不 应超过 VCCI 的电压。