ZHCSPW6D May   2023  – August 2024 UCC21550-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级(汽车类)
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全限值
    8. 5.8  电气特性
    9. 5.9  开关特性
    10. 5.10 绝缘特性曲线
    11. 5.11 典型特性
  7. 参数测量信息
    1. 6.1 传播延迟和脉宽失真度
    2. 6.2 上升至下降时间
    3. 6.3 输入和禁用响应时间
    4. 6.4 可编程死区时间
    5. 6.5 上电 UVLO 到输出延迟
    6. 6.6 CMTI 测试
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 VDD、VCCI 和欠压锁定 (UVLO)
      2. 7.3.2 输入和输出逻辑表
      3. 7.3.3 输入级
      4. 7.3.4 输出级
      5. 7.3.5 UCC21550-Q1 中的二极管结构
    4. 7.4 器件功能模式
      1. 7.4.1 禁用引脚
      2. 7.4.2 可编程死区时间 (DT) 引脚
        1. 7.4.2.1 将 DT 引脚连接到 VCC
        2. 7.4.2.2 DT 引脚连接至 DT 和 GND 引脚之间的编程电阻器
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 设计 INA/INB 输入滤波器
        2. 8.2.2.2 选择外部自举二极管及其串联电阻
        3. 8.2.2.3 栅极驱动器输出电阻器
        4. 8.2.2.4 栅极至源极电阻器选择
        5. 8.2.2.5 估算栅极驱动器功率损耗
        6. 8.2.2.6 估算结温
        7. 8.2.2.7 选择 VCCI、VDDA/B 电容器
          1. 8.2.2.7.1 选择 VCCI 电容器
          2. 8.2.2.7.2 选择 VDDA(自举)电容器
          3. 8.2.2.7.3 选择 VDDB 电容器
        8. 8.2.2.8 死区时间设置指南
        9. 8.2.2.9 具有输出级负偏置的应用电路
      3. 8.2.3 应用曲线
  10. 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方米6体育平台手机版_好二三四免责声明
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 认证
    4. 11.4 接收文档更新通知
    5. 11.5 支持资源
    6. 11.6 商标
    7. 11.7 静电放电警告
    8. 11.8 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 卷带包装信息
    2. 13.2 机械数据

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DWK|14
  • DW|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

开关特性

除非另有说明,否则 VVCCI = 3.3V 或 5.0V,从 VCCI 到 GND 的 0.1µF 电容,VVDDx = 12V(对于 5V 和 8V UVLO)或 15V(对于 12V UVLO),从 VDDA 和 VDDB 到 VSSA 和 VSSB 的 1.1µF 电容,DT 引脚悬空,EN = VCC 或 DIS = GND,TJ = –40°C 至 +150°C,CL = 0pF
参数 测试条件 最小值 典型值 最大值 单位
tRISE 输出上升时间 CL=1.8nF,VDDx=12V,20% 至 80% 8 ns
CL=1.8nF,VDDx=25V,20% 至 80% 8
tFALL 输出下降时间 CL=1.8nF,VDDx=12V,10% 至 90% 8 ns
CL=1.8nF,VDDx=25V,10% 至 90% 8
tPDLH 传播延迟 - 低电平到高电平 输入脉冲宽度 = 100ns,500kHz,在输入 VIH 至输出 10% 时进行测量  26 33 45 ns
tPDHL 传播延迟 – 高电平到低电平 输入脉冲宽度 = 100ns,500kHz,在输入 VIL 至输出 90% 时进行测量 26 33 45 ns
tPD_DIS_HL DIS 响应延迟 - 高电平到低电平
tEN/DIS_FIL = 20ns(典型值),VDD = VDD_ON + 0.2V 及以上,
输入脉宽 = 100ns,500kHz
27 48 80 ns
tPD_DIS_LH DIS 响应延迟 - 低电平到高电平 27 48 80 ns
tPWmin 传递到输出的最小输入脉宽 VDD=VDD_ON+0.2V 及更高  4 12 30 ns
tDM 双通道驱动器的传播延迟匹配 输入脉宽 = 100ns,500kHz,TJ = -40°C 至 -10°C
|tPDLHA – tPDLHB|,|tPDHLA – tPDHLB|
0 6.5 ns
输入脉宽 = 100ns,500kHz,TJ = -10°C 至 +150°C
|tPDLHA – tPDLHB|,|tPDHLA – tPDHLB|
0 5 ns
tPWD 脉宽失真度 输入脉宽 = 100ns,500kHz
|tPDLHA – tPDHLA|,|tPDLHB– tPDHLB|
0 5 ns
|CMH| 高电平共模瞬态抗扰度 VCM = 1500V 125 V/ns
|CML| 低电平共模瞬态抗扰度 125 V/ns