VDD 引脚为控制器提供偏置，从而为内部基准、稳压器和欠压锁定 (UVLO) 电路供电。VDD 引脚通常通过连接到整流体电压的电阻器网络供电，之后在交流/直流反激式应用中通过辅助绕组供电，或在交流/直流应用之外通过单独的有效源供电。VDD 引脚具有宽工作范围，从 V_uvlo(on) 导通电压 (15.3V) 到 V_uvlo(off) 关断电压 (9V)，最大电压 V_ovlo 为 28V。VDD 引脚具有低启动电流，可缩短启动时间并降低交流/直流反激式应用中所用涓流充电网络的功率损耗。

除了图 7-3 和图 7-4 所示的 C_VDD 电容器外，还可以在引脚上添加旁路电容器以进行额外的滤波。

图 7-3 反激式应用中的偏置路径

图 7-4 使用两个二极管分离 VDD 电容的偏置路径

请参阅设计指南中的节 8.2.3.5，以确定 VDD 引脚电容的大小。