2 Design-Herausforderung durch Timing-Spezifikationen für digitale Schnittstellen

Isolierte Delta-Sigma-Modulatoren bieten Schnittstellenoptionen sowohl für ein extern als auch intern generiertes Taktsignal mit entweder einer CMOS- oder einer LVDS-Schnittstelle. Bei Geräten mit extern bereitgestellter Taktquelle, z. B. AMC1306M25 mit CMOS-Schnittstelle oder AMC1305L25 mit LVDS-Schnittstelle, wird das Taktsignal von der MCU an den Takteingang des Delta-Sigma-Modulators geleitet, während bei Geräten mit intern bereitgestellter Taktquelle der Ausgabebitstrom mit dem intern erzeugten Takt synchronisiert wird, zum Beispiel AMC1303M2520. Es gibt auch isolierte Delta-Sigma-Modulator-Bausteine mit Manchester-codiertem Ausgang Bitstrom, die Eindrahtdaten- und Taktübertragung unterstützen, zum Beispiel AMC1306E25. Bei allen isolierten Delta-Sigma-Modulatoren stellt der Datenausgang des Modulators einen Bitstrom digitaler Einsen und Nullstellen bereit, der synchron zur Taktkante nach außen verschoben wird.

Abbildung 2-1 zeigt ein vereinfachtes Beispiel für eine CMOS-Schnittstelle mit 3,3 V E/A zwischen dem isolierten Delta-Sigma-Modulator AMC1306M25 und einem C2000 MCU TMS320F28379D. Da der AMC1306M25 eine extern bereitgestellte Taktquelle benötigt, wird das Taktsignal vom MCU TMS320F28379D erzeugt und an den Takteingang des Delta-Sigma-Modulators CLKIN geleitet. Parallel dazu wird das erzeugte Taktsignal auch zum Takteingang an das Sigma-Delta-Filtermodul (SDFM) der MCUs SD1_C1 (GPIO123) geleitet. Je nach Systemdesign kann sich in der Taktschnittstelle zwischen der MCU und dem isolierten Delta-Sigma-Modulator ein Taktpuffer befinden. Der isolierte Datenausgangs-DOUT des Delta-Sigma-Modulators ist direkt mit dem Sigma-Delta Filtermodule-(SDFM)-Dateneingang SD1_D1 (GPIO122) des MCUs verbunden.

Abbildung 2-1 Vereinfachte digitale Schnittstelle des AMC1306M25 zum TMS320F28379D

Die gültige Kommunikation zwischen dem isolierten Delta-Sigma-Modulator und der MCU wird in den jeweiligen Datenblättern des Bausteins durch die Einrichtungs- und Hold-Timing-Anforderungen beschrieben. Die Einrichtungszeit ist die Zeit, die das Datensignal vor einem Taktsignalübergang gültig und stabil sein muss, um das Datensignal in der MCU zu erfassen. Die Haltezeit ist die Zeit, die ein Signal gültig und stabil gehalten werden muss, nachdem ein Taktsignalübergang eintritt. Die Einhaltung der Anforderungen an die Einrichtung und Haltezeit von MCUs ist von entscheidender Bedeutung, da jeder Verstoß zur Erfassung falscher Daten führen kann. Die Inkompatibilität zwischen der Konfiguration der digitalen Schnittstelle und den Anforderungen an das Hold-Timing des isolierten Delta-Sigma-Modulators und der MCU kann eine Designherausforderung darstellen.

Abbildung 2-2 skizziert das digitale Schnittstellen-Timing für die Einrichtungs- und Haltezeit des AMC1306x, das eine empfohlene Taktfrequenz (CLKIN) von 5 MHz bis 21 MHz mit einer Datenhaltezeit t_h (MIN) = 3,5 ns und einer Datenverzögerungszeit t_d (MAX) = 15 ns unterstützt.

Abbildung 2-2 AMC1306x Digitales Schnittstellen-Timing

Abbildung 2-3 skizziert das Zeitdiagramm des Sigma-Delta-Filtermoduls (SDFM) TMS320F28379D für Modus 0. Die Dateneingabe bei SDX_Dy muss die minimale Einrichtungszeit t_{su(SDDV-SDCH)M0} und die minimale Haltezeit t_{h(SDCH-SDD)M0} in Bezug auf die steigende Taktflanke des SDX_Cy-Signals im SDFM-Modul erfüllen.

Abbildung 2-3 TMS320F28379D SDFM-Zeitdiagramm – Modus 0

Für das TMS320F28379D SDFM-Modul im Modus 0 empfehlen wir den SDFM-Betrieb mit qualifiziertem GPIO (3-Abtastfenster). Dieser Modus bietet Schutz vor zufälligen Rauschstörungen beim Eingangstaktsignal (SDX_Cy) und Dateneingang (SDX_Dy), um falsche Komparator-Überstromauslösung und falsche Sinc-Filterausgabe zu vermeiden. Die minimalen Einrichtungs- und Haltezeiten für einen 200-MHz-Systemtakt mit TMD320F28379D liegen bei 10 ns: t_{su (SDDV-SDCH)M0} (MIN) = 10 ns und t_{h(SDCH-SDD)M0} (MIN) = 10 ns.

Dies stellt eine Designherausforderung dar, da die minimale Haltezeit t_h (MIN) des AMC1306M25 3,5 ns beträgt. Allerdings sind 10 ns erforderlich, damit das SDFM-Modul die korrekte Erfassung am Dateneingang SDX_Dy mit Bezug auf die steigende Taktflanke des SDX_Cy-Signals aufrechterhalten kann.

Eine weitere Herausforderung besteht darin, dass sich die Ausbreitungsverzögerung zusätzlicher Komponenten in der Signalkette mit der digitalen Schnittstelle, wie zum Beispiel ein Taktpuffer, sowie die Ausbreitungsverzögerung der durch die Leiterbahnlänge auf der Leiterplatte eingebundenen Takt- und Datensignale auf die Timings zwischen SDX_Cy- und SDX_Dy-Eingaben auswirken und das korrekte Erfassungs-Timinig der Dateneingabe erschweren.

Das gleiche gilt für Delta-Sigma-Modulatoren mit LVDS-Schnittstelle, wie den AMC1305L25. Der einzige Unterschied zu AMC1306M25 Delta-Sigma-Modulatoren mit CMOS-Schnittstellentyp besteht darin, dass für die digitale Signalkette zu einer MCU mit CMOS-Schnittstelle zusätzliche Komponenten wie ein LVDS-Treiber und -Empfänger benötigt werden, was zu weiteren Ausbreitungsverzögerungen beiträgt. Abbildung 2-4 zeigt eine vereinfachte digitale Schnittstelle zwischen dem isolierten Delta-Sigma-Modulator AMC1305L25 mit LVDS-Schnittstelle und der MCU TMS320F28379D mit CMOS-Schnittstelle.

Abbildung 2-4 AMC1305L25 Digitale Schnittstelle zu TMS320F28379D

Abbildung 2-5 zeigt eine vereinfachte digitale Schnittstelle eines isolierten Delta-Sigma-Modulators mit einer intern erstellten Taktquelle AMC1303Mx mit CMOS-Schnittstelle zum TMS320F28379D mit CMOS-Schnittstelle. Das intern erzeugte Taktsignal CLKOUT des AMC1303Mx wird in das Sigma-Delta-Filtermodul (SDFM) SD1_C1 (GPIO123) der MCUs eingebracht. Der isolierte Datenausgangs-DOUT des Delta-Sigma-Modulators ist direkt mit dem MCUs-Dateneingang SD1_D1 (GPIO122) des SDFM verbunden.

Abbildung 2-5 Digitale CMOS-Schnittstelle zum TMS320F28379D AMC1303M2520 für 3,3 V

Bei der Verwendung eines isolierten Modulators mit einem internen Taktgeber beschränkt sich die Herausforderung der digitalen Schnittstelle auf die verschiedenen Timing-Spezifikationen des isolierten Delta-Sigma-Modulators und die Einrichtungs- und Haltezeiten der MCUs. Die Ausbreitungsverzögerung von Takt- und Datensignalen, die durch die Leiterbahnlänge auf der Platine eingeführt wird, kann vernachlässigt werden, wenn die Takt- und Datensignale auf derselben Länge geroutet werden. In der Regel ist der Modulator direkt mit der MCU verbunden, sodass kein Puffer oder Pegelwandler benötigt wird, was eine zusätzliche Ausbreitungsverzögerung bedeutet.

Die AMC1303Mx Haltezeit t_h(MIN) beträgt 7 ns und die Verzögerungszeit t_d (MAX) beträgt 15 ns für die 10-MHz- und 20-MHz-Taktversionen. Die Herausforderung besteht darin, dass die minimale Haltezeit t (MIN) von AMC1303Mx 7 ns beträgt, aber das SDFM-Modul 10 ns benötigt, um die Dateneingabe an SDX_Dy ohne jegliche Einrichtungs- und Haltezeitverletzungen korrekt zu erfassen.

Bei isolierten Delta-Sigma-Modulatoren mit einem Manchester-codierten Bitstream-Ausgang, z. B. AMC1306E25, werden Daten und Takt über eine Eindraht-Lösung übertragen. Damit die Anforderungen an die Einrichtungs- und Haltezeit des empfangenden Geräts gegenüber dem Modulatortakt nicht berücksichtigt werden müssen.

Eine häufig verwendete Methode und ein Kompromiss bei der Erfüllung der Anforderungen an die Einrichtung und Haltezeit von MCUs ist die Reduzierung der Taktfrequenz. Allerdings führt die Reduzierung der Taktfrequenz auch zu einer Reduzierung der Datenausgangsrate des isolierten Delta-Sigma-Modulators und einer Erhöhung der Latenz der Strommessung. Eine geeignetere Methode ist die Verwendung einer Taktvoreilungs-Verzögerungskompensation. Diese ermöglicht es, die Taktflanke des Taktsignals an einen idealen Abtastpunkt des Datensignals zu verschieben, um die Einrichtungs- und Hold-Timing-Anforderungen zu erfüllen. Durch diese Methode werden die Taktfrequenzbeschränkungen beseitigt, wodurch der isolierte Delta-Sigma-Modulator und das System mit voller Leistung arbeiten können.