ZHCAAN8F May 2023 – August 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1
CK、CMD_ADDR 和 CTRL 网类别的布线方式相似,并且从处理器中的 DDR 控制器到 LPDDR4 SDRAM 进行偏差匹配,以保证在 SDRAM 上正确地对这些信号进行采样。对待 CK 网类别需要更加谨慎,因为它的运行转换速率更高并且采用差分形式。CK 和 CMD_ADDR 布线拓扑是平衡“T”型,而 CTRL 布线拓扑是点对点和平衡“T”型混合。
图 2-6 展示了 CK0 网类别的拓扑。图 2-7 和图 2-8 展示了相应 CMD_ADDR 和 CTRL 网类别的拓扑。请注意,组内的某些信号在存储器通道之间共享,而其他信号则专用于每个通道。表 2-6 详细介绍了布线段的偏差匹配要求。
建议在布线期间尽量减少层转换。如果必须进行层转换,则最好转换到使用相同参考平面的层。如果无法做到这一点,请确保附近有缝合过孔,以使返回电流在参考平面之间转换。目标是尽可能减小返回电流路径的大小,从而尽量减小该路径中的电感。如果缺少这些缝合过孔,则会导致信号路径中的阻抗不连续,从而增加串扰和信号失真。
在 CK、CMD_ADDR 和 CTRL 组拓扑的网上不允许存在残桩或端接。所有测试和探头接入点必须排成一条直线,不得有任何分支或残桩。