ZHCAAN8F May 2023 – August 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1
布线规则应用于被称为网类别的组中的信号。每个网类别包含遵循相同布线要求的信号。这简化了这些布线的实施和依从性。表 2-4 列出了 LPDDR4 接口的时钟网类别。表 2-5 列出了 LPDDR4 接口中信号的网类别和相关的时钟网类别。然后将这些网类别链接到后续的终端和布线规则。
时钟网类别 | 处理器引脚名称 |
---|---|
CK | DDR0_CKP/DDR0_CKN |
DQS0 | DDR0_DQS0P/DDR0_DQS0N |
DQS1 | DDR0_DQS1P/DDR0_DQS1N |
DQS2 | DDR0_DQS2P/DDR0_DQS2N |
DQS3 | DDR0_DQS3P/DDR0_DQS3N |
信号网类别 | 关联的时钟网类别 | 处理器引脚名称 |
---|---|---|
CMD_ADDR | CK | DDR0_CA[5:0] |
CTRL |
CK |
DDR0_CS[1:0]_0、DDR0_CS[1:0]_1、DDR0_CKE0、DDR0_CKE1 |
BYTE0 | DQS0 | DDR0_DQ[7:0]、DDR0_DM0 |
BYTE1 | DQS1 | DDR0_DQ[15:8]、DDR0_DM1 |
BYTE2 | DQS2 | DDR0_DQ[23:16]、DDR0_DM2 |
BYTE3 | DQS3 | DDR0_DQ[31:24]、DDR0_DM3 |