LPDDR4 是受 JEDEC 标准 JESD209-4（低功耗双倍数据速率 4 (LPDDR4)）约束的 SDRAM 器件规范。该标准通过实现较低电压的 I/O 电源轨、在命令/地址总线上采用 ODT 以及减少命令/地址总线的整体宽度等特性，致力于降低功耗并提高信号完整性。与其他 DDR 类型不同，LPDDR4 由 2 个 16 位通道组成。ECC 获得了内联支持，因此不需要专门用于 ECC 的 SDRAM。

LPDDR4X 是 LPDDR4 的变体，其不同之处在于可通过将 I/O 电压从 1.1V 降至 0.6V 来进一步节省功耗。LPDDR4 和 LPDDR4X 可能采用不同的封装和/或具有不同的密度（超出本文档的讨论范围）。当前不支持 LPDDR4X。一旦收集到更多的验证成果和数据，可能会在将来添加支持。

LPDDR4 器件的最大支持行数为 17 行。JEDEC 标准于 2020 年获得批准，并将最大行数从 17 行 增加到 18 行。因此，不支持某些使用字节模式芯片并需要 18 行位的高密度器件。

LPDDR4 接口支持 ECC。与传统的需要专用存储器引脚和器件的 ECC 接口不同，ECC 获得了内联支持。由于ECC 数据与非 ECC 数据一起存储，ECC 对系统的影响在于接口带宽和整体存储器密度。

为了增加存储器带宽，某些器件可能支持多个 LPDDR 接口。对于这些器件，LPDDR 接口（DDRSS0、DDRSS1、DDRSS2 等）应始终按递增顺序使用。例如，如果使用单个 LPDDR 元件，则应将其连接到 DDR0_* 接口。如果使用两个 LPDDR 元件，则应将它们连接到 DDR0_* 和 DDR1_* 接口。三个接口应使用 DDR0_*、DDR1_*、DDR2_*。

以下各节详细介绍了 LPDDR4 接口的布线规格和布局指南。