当系统需要关闭 DSG MOSFET，来将 Dri_Test 节点驱动为低电平时，MCU 或底部 BQ769x2 DDSG 会导通 Q47。P 沟道 MOSFET Q49 导通，通过 R175 对 DSG MOSFET 的栅极-源极电压进行放电。齐纳二极管 D30 可保护 Q49 源极-栅极电压。顶部 BQ769x2 器件将 TOP_DSG 驱动至 TOP_LD 以关闭 Q41，阻止电荷泵进一步放电并允许 Dri_Test 接地，确保 DSG MOSFET 完全关断。D21 和 R148 可保护 Q41 栅极-源极电压，并确保 Q41 处于关断状态。当 DSG MOSFET 完全关断后，PACK+ 电压较低，D24 会阻止来自 UP_GND 和 TOP_LD 的电流为 PACK+ 充电，并保护顶部 BQ769x2，免受负电压的影响。在 DSG MOSFET 关断过程完成后，Q47 能够关断，以便减少功耗。

当系统需要再次导通 DSG MOSFET 时，系统会首先检查 Q47 是否关断，然后使用顶部 BQ769x2 电荷泵电压驱动 TOP_DSG。Q41 导通，并通过 R147、Q41、R157、D29 和 D30 为 DSG MOSFET 的栅极-源极电压充电。由于 D24 在 PACK+ 电压较低时阻止 TOP_LD 跟随 PACK+，因此 TOP_LD 充电速度过快，无法减慢 Q41 的导通过程。此设计在电路板上保留 R163与 D24 之间的并联，但不连接 R163，以便降低电流消耗。保留肖特基 D23 提供保护，防止 TOP_LD 上出现负电压。