ZHCACD5 March 2023 JFE2140
环路参数 A 和 1/β 可以通过断开环路在仿真中确定。这是通过使用 VLoop 驱动环路在 SPICE 仿真器中完成的,如图 3-1 所示。
在高频时,电感器 L1 为开路,电容器 C2 为短路。该方法可隔离电路 A 和 β,绘制每个电路的频率响应,如图 3-2 所示。
当 A 和 1/β 相交时,Acl 的上 -3dB 点会出现。断开环路还允许设计人员检查电路稳定性,如图 3-2 中的环路增益 (A × β) 相位图所示。在 A 和 1/β 的交点处,相位裕度 = 180° – 90° = 90°。β 电路中置于电阻器 RF 两端的电容器可以提高易受不稳定影响的应用的稳定性。驱动大容性负载的应用可从放置在 vout 环路外部的隔离电阻器中获益。