上一节演示了专用 ADC 配置中 S+H 电容 C_H 的几乎所有充电或放电都来自电荷均衡，因此 S+H 值可以使用接近 ADC 支持的最小值（因为电荷均衡会在 S+H 窗口开始时快速发生）。此外，重新运行图 4-3中的仿真，但逐渐增加 ADC 引脚上的电容值时，每个采样步骤中会逐渐获得更好的稳定性能（未显示）。因此，通常需要尽可能地增加 C_S（如果可以在系统硬件中更改此值），因为这将更大程度地提高稳定性能。但是，请注意，源阻抗 R_s 和 ADC 引脚电容 C_s 构成了一个低通滤波器。因此，需要限制 C_s 的大小，以便确保输入电路具有足够的带宽，而不会导致目标信号失真。

以下列表总结了这些设计决策：

• 将受到存储器串扰影响的信号隔离到专用 ADC
• S+H 窗口持续时间可以设置为 ADC 允许的最小值（或任何其他有效的合适值）
• 如果可能，修改电路，尽可能地增加 C_s（ADC 引脚上的电容），同时要注意输入电路带宽 (BW_RsCs) 需要足够大，以便电路可以检测输入信号中的相关频率。

• （可选）仿真目标频率下的稳定性能（请参阅下一节）