图 3-1 显示了第一种补偿方法，其中使用了具有软件可配置相位延迟的附加锁相时钟信号。对于此补偿方法，相移时钟信号 CLKOUT_delay 用作 Σ-Δ 滤波器模块 (SDFM) SD0_CLK 的时钟输入。对于其他类型的 Δ-Σ 调制器和 MCU（例如 C2000 MCU），补偿方法适用同样的原理。

图 3-1 具有软件可配置时钟相位延迟的 AMC1306M25 至 AM243x MCU 接口

第二个相移时钟信号的实施提供了最高的自由度和用户可配置性。这意味着，各种隔离式调制器的各种最短保持时间 t_h(MIN) 值可通过在软件中简单地更改相移值来进行补偿。SD0_CLK 输入端的时钟信号上升沿发生相移，使得时钟信号符合 SDFM 的数据采样点，如图 3-2 所示。在 Σ-Δ 模式下的 AM243x PRU_ICSSG PRU 时序要求中，最短建立时间为 10ns，t_{su (SD_D-SD_CLK)} (MIN) = 10ns；最短保持时间为 5ns，t_{h(SD_CLK-SD_D)} (MIN) = 5ns。因为 AMC1306M25 最短保持时间 t_h(MIN) 为 3.5ns，但可能需要 5ns，因此需要进行补偿，以便根据 SDx_CLK 信号的上升时钟沿在数据输入 SDx_D 处保持正确的采集。采用这种补偿方法后，满足 AM243x PRU_ICSSG PRU 的 Σ-Δ 模式的 10ns 最短建立时间和 5ns 保持时间要求，请参阅图 3-2。

图 3-2 在 SD0_CLK (GPIO1_1) 使用 30ns 相移时钟信号输入时的 AM243x SDFM 时序