ZHCAE37A December 2019 – June 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1
PCIe 接口原理图会有所不同,取决于所实现的通道数,也取决于基准时钟是在内部还是外部生成的。实现之间的通用连接是简单且一致的。图 2-16 说明了单通道通用 RefClk Rx 时钟架构,其中器件生成 RefClk(输出模式)。
接收数据对上未显示交流耦合电容器,因为这些电容器通常位于 PCIe 差分对的发送端。