ZHCAE37A December 2019 – June 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1
图 4-2 说明了评估高速串行器/解串器接口信号完整性的一般方法。这涉及到为串行链路运行通道仿真。该方法针对 Tx/Rx 块使用 IBIS-AMI(算法建模接口)模型。此处介绍的基本设置可用于验证所有串行器/解串器链路,也可用于各种 EDA 信号完整性模拟器。该通道仿真应作为所有高速串行链路接口的签核检查执行。