ZHCAE37A December 2019 – June 2024 AM67 , AM67A , AM68 , AM68A , AM69 , AM69A , DRA821U , DRA821U-Q1 , DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4AEN-Q1 , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4VE-Q1 , TDA4VEN-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1 , TDA4VP-Q1
为了尽量减少高速接口实现中的串扰,信号对之间的间距必须至少是布线宽度的 5 倍。此间距称为 5W 规则。对于计算出的布线宽度为 6mil 的 PCB 设计,高速差分对之间至少需要 30mil 的间距。此外,在整个布线长度上要与任何其他信号保持最低 30mil 的禁止距离。如果高速差分对与时钟或周期信号相邻,则要将此禁止距离增大到至少 50mil,确保适当隔离。有关高速差分信号间距的示例,请参阅图 2-8。