米6体育平台手机版

2.6 附加差分信号规则

请勿在任何高速差分信号上放置探头或测试点。
请勿在晶体、振荡器、时钟信号发生器、开关电源稳压器、安装孔、磁性器件或使用/复制时钟信号的 IC 下方或附近布置高速布线。
BGA 破孔后，使高速差分信号远离 SoC，其原因为内部状态变换时产生的高电流瞬变难以滤除。
如有可能，在 PCB 的顶层或底层（与接地层相邻）布置高速差分对信号。TI 不建议对高速差分信号进行带状线布线。（或建议在设计中对所有高速串行器/解串器信号进行带状线布线。这可以提供更好的受控阻抗。此外，通过在接地平面之间布置引线，可以最大限度地缓解由于 EMI 导致的信号质量下降问题。）
确保将高速差分信号布置在距离参考平面边缘 ≥ 90mil 的位置。
确保将高速差分信号布置在距离参考平面中的空洞至少 1.5W（计算出的布线宽度 × 1.5）的位置。当高速差分信号上的 SMD 焊盘有空洞时，此规则不适用。
在 SoC BGA 迂回布线之后维持一致的布线宽度，以避免传输线路中存在阻抗失配现象。
最大限度地减小差分对之间的间距（松散耦合）。