3 隔离式放大器和隔离式调制器的性能比较

表 3-1 显示了隔离式放大器和隔离式调制器的基本性能差异。

在基于隔离式放大器的设计 中，测得的模拟信号经过多次模数和数模转换。隔离式放大器内的各级、差分转单端级以及 ADC（位于 MCU 或 DSP 外部或内部）会降低整体精度和噪声性能，并增加延迟。隔离式放大器输出级中的固定低通滤波器实现会限制信号带宽。用于差分至单端转换的外部基于运算放大器的电路可用于创建有源低通滤波器，进一步限制信号带宽，从而提高噪声性能。隔离式放大器具有固定的延迟。基于隔离式放大器的设计被用户熟知并且相对易于实现，因此得到广泛使用。

如图 2-1 所示，在基于隔离式调制器的设计 中，测得的模拟信号仅进行一次模数转换。此设计无需差分转单端级，因此减少了元件数量，缩小了设计尺寸。此外，也无需基于隔离式放大器的设计中使用的 ADC。该 ADC 在许多情况下会限制可实现的最大采样分辨率和精度。与基于隔离式放大器的设计相比，基于隔离式调制器的方法提高了信号噪声性能和总体精度，并可以实现更高的信号带宽和更低的延迟。隔离式调制器提供更快的数字比特流输出，通常高达 20MHz。微控制器系列（如 TMS320F2807x 和 TMS320F2837x）内的 Σ-Δ 滤波器模块 (SDFM) 提供了一种调优噪声性能和信号带宽或延迟的简便方法。如表 3-2 所示，使用较高的过采样率 (OSR) 可得到更高的精度和更高的采样分辨率，但会降低信号带宽并增加延迟。同样，降低 OSR 会降低精度和采样分辨率，但会增加带宽并降低延迟。类似的 DSP 或 FPGA 也可以实现此类数字滤波器。

此外，如图 3-1 所示，可以并行实现多个数字滤波器，以便同时实现更高的采样分辨率、更低的延迟和更高的带宽。其中一个数字滤波器可以是高 OSR 数字滤波器，用于获得更好的噪声性能；另一个数字滤波器可以是低延迟数字滤波器。

图 3-1 两个数字滤波器并行实现

鉴于基于隔离式调制器的设计提供的系统优势，高性能系统趋向于转向采用基于隔离式调制器的设计。