ZHCAED6 August 2024 DRV8316 , DRV8317
根据上一节提供的数据,本应用手册为需要最大限度提高集成式 FET 驱动器热性能和效率的设计人员提供了几项建议。首先,在几组同等功率级电机驱动器中,具有最低 Rds(on) 值的集成式 FET 驱动器可以减少导通损耗,而这种损耗在大电流输出下是总功率损耗的主要成分。其次,为了促使电流输出接近器件的最大电流,TI 建议基于电机类型使用合理的开关频率,确保具有尽可能高的压摆率但不会引起 EMI 问题。最后,根据二极管损耗公式,在防止跨导事件的前提下,尽可能缩短死区时间。这些设置可以降低器件在给定电流下的整体温度,这意味着器件在触发过热关断之前能够达到更高的电流输出(请注意,这些器件仍受到过流阈值的限制)。然而,由于高压摆率引起的节点振铃,某些系统可能易受 EMI 的影响,因此设计人员必须始终注意各种权衡因素,以确保系统稳健可靠。内部稳压器的电流输出也会通过增加功率损耗产生热量,但本应用手册中未介绍这一点。为了减少这种功率损耗,应避免在电路的其余部分从这些稳压器中消耗大量电流。降低这些稳压器的输入电压也可以减少稳压输出所需的压降,从而降低功率损耗;但是,并非每个器件都具备双电源功能。更多相关信息,请参阅数据表。用户还可以参考另一本应用手册以了解布局最佳实践。
此外,经过热优化的 PCB 设计可以显著帮助改善散热。器件封装底部的接地焊盘需要在多个层上尽可能多地连接到不受阻碍的覆铜区域。根据 ti.com 上提供的集成式 FET 驱动器热量计算器的仿真计算结果,双层 PCB 上小覆铜区域产生的结温高于四层 PCB 上大覆铜区域产生的结温。覆铜区域需要在器件周围尽可能延伸,并且布线、过孔或其他元件造成的中断极少。必须使用散热过孔将一层上的接地平面缝合到另一层,并且需要在器件封装的接地焊盘上广泛使用过孔。
增加器件周围铜接地平面尺寸的另一种策略是将 PGND 和 AGND 统一为一个实心接地平面,而不是通过网带连接多个单独平面。用户需要确保大电流返回路径不会穿过布局中的器件正下方。但是,这可能会在电流检测放大器中产生噪声(如果电流检测放大器集成在驱动器中,例如集成在 DRV8316 和 DRV8317 中),并可能导致采用电流监测的无传感器换向算法出现低效率问题。最终,电机驱动器和每个相位输出端口之间的铜连接需要尽可能宽,以便用于传输大电流并提供额外的散热途径。
最后,在测试系统的热性能时,请注意在使用集成式 FET 驱动器时牢记以下事项: