1 引言

本用户指南详细介绍了在使用 Xilinx FPGA 的 AFE79xx 系统中启用 SPI 和 GPO 的完整硬件和软件流程。本例中的硬件是指基于 Xilinx Microblaze 处理器的块设计以及 AXI SPI、AXI GPIO 和其他所需的外设。

具体分步目标如下：

• 在 Vivado 工程中使用 SPI IP 实例化块设计。
• 将块设计所需的信号映射到 FPGA IO。
• 导入硬件设计并构建新的 Vitis 应用工程以进行软件开发。
• 编译、链接和下载 C 程序至处理器以及 FPGA 的位文件。