ZHCUC05A November   2022  – May 2024 AFE7900 , AFE7903 , AFE7906 , AFE7920 , AFE7921 , AFE7950

 

  1.   1
  2.   摘要
  3.   商标
  4. 引言
  5. 先决条件
  6. 典型裸机设计流程
  7. 背景
  8. 添加 Microblaze 和 SPI IP 以便在 Vitis 中用于嵌入式开发
  9. 在 Vitis 中创建新平台
  10. 在 Vitis 中新建应用工程
  11. 构建应用工程
  12. 为 AFE79xx EVM 生成 SPI 日志
    1. 9.1 生成 LMK SPI 日志
    2. 9.2 生成 AFE SPI 日志
    3. 9.3 将 SPI 日志转换为 Vitis 的格式
  13. 10AFE79xxEVM 板修改
  14. 11配置 AXI GPIO
    1. 11.1 初始化 GPIO
    2. 11.2 设置方向
    3. 11.3 针对相应的位设置为高电平或低电平
  15. 12配置 AXI SPI
  16. 13设置硬件和为硬件加电
  17. 14为 VADJ_FMC 设置 ZCU102 电路板接口
  18. 15调试应用工程并设置 Vitis 串行终端
  19. 16执行应用
  20. 17修订历史记录

先决条件

为了有效使用本文档,请确保满足以下先决条件:

  • Xilinx Vitis IDE v2020.1.0(或更高版本)
  • Xilinx Vivado v2020.1.0(或更高版本)
  • Xilinx FPGA 板和 TI AFE EVM
  • FPGA 位文件下载/调试编程器
  • 用于调试终端的 USB-UART 电缆
  • TI 提供的 C-API
表 2-1 先决条件
TI AFE AFE79xx
采样配置 2T-2R-1FB
通道数 2 个 RX 通道(1RX、1FB)和 2 个 TX 通道(速率为 5Gbps)
AFE EVM AFE79xx EVM
FPGA 板 Xilinx ZCU102 EVM