在这些测试中，首先在低侧通道中测量 PWM 信号与 MOSFET 栅极电压之间的传播延迟；然后测量高侧和低侧数字 PWM 之间的死区时间以及 MOSFET 的栅极电压。图 3-19 显示了测试设置。

图 3-19 数字 PWM 和栅极电压测量的测试设置

在这些测试中，系统使用的是 48V V_IN，将电机设置为固定角度并采用开环控制。在 C 相中测量信号，所有信号都以 GND 为基准。

图 3-20 和图 3-21 显示了导通和关断中的传播延迟。

图 3-20 导通传播延迟

图 3-21 关断传播延迟

导通延迟的测量值约为 200ns，关断延迟的测量值约为 70ns。由于连接到 GND 的 3.3kΩ R_DT 进行 DT 引脚设置之后 DRV8162L 引入了额外的死区时间，因此导通延迟约 130ns。

图 3-22 和图 3-23 显示了半桥从低电平切换到高电平（CL 的 CH2 和 CH 的 CH3）时 PWM 信号的 200ns 死区时间和相应的栅极电压。

图 3-22 正移位中的 PWM 输入，DT = 200ns

图 3-23 正移位中的栅极电压，DT = 343ns

采用 DRV8162L 时，高侧和低侧栅极电压之间的死区时间增加到了约 340ns。

图 3-24 和图 3-25 显示了半桥从高电平切换到低电平的情况。采用 R_DT 设置时，死区时间也增加到了约 340ns。

图 3-24 负移位中的 PWM 输入，
DT = 200ns

图 3-25 负移位中的栅极电压，
DT = 338ns

此 DRV8162L 自动插入死区时间，并可以在 20ns 至 370ns 之间变化，具体取决于 R_DT 值。有关详细信息，请参阅数据表。