ZHCUCI6 June   2024 TDA4APE-Q1 , TDA4VPE-Q1

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 器件信息
    4. 1.4 规格
  8. 2硬件
    1. 2.1 主要特性和接口
    2. 2.2 加电/断电过程
    3. 2.3 电源输入
      1. 2.3.1 电源
      2. 2.3.2 功率控制
      3. 2.3.3 功率预算注意事项
    4. 2.4 用户输入和设置
      1. 2.4.1 引导配置设置
      2. 2.4.2 板配置设置
      3. 2.4.3 复位按钮
      4. 2.4.4 用户按钮
    5. 2.5 标准接口
      1. 2.5.1 音频输入和输出
      2. 2.5.2 显示端口接口
      3. 2.5.3 千兆位以太网
      4. 2.5.4 JTAG/仿真接口
      5. 2.5.5 MicroSD 卡笼
      6. 2.5.6 PCIe 卡槽
      7. 2.5.7 用于终端/日志记录的 UART
      8. 2.5.8 USB 接口
    6. 2.6 扩展接口
      1. 2.6.1 附件电源连接器
      2. 2.6.2 模数转换
      3. 2.6.3 摄像头接口
      4. 2.6.4 CAN 总线接口
      5. 2.6.5 风扇接头
      6. 2.6.6 LIN 总线接口
      7. 2.6.7 测试和自动化控制接口
    7. 2.7 电路细节
      1. 2.7.1 接口映射
      2. 2.7.2 共享接口/信号多路复用
      3. 2.7.3 I2C 地址映射
      4. 2.7.4 GPIO 映射
      5. 2.7.5 电源监视
      6. 2.7.6 供电网络 (PDN)
      7. 2.7.7 存储标识信息的 EEPROM
  9. 3硬件设计文件
    1. 3.1 原理图
    2. 3.2 PCB 布局
    3. 3.3 物料清单 (BOM)
  10. 4合规信息
    1. 4.1 EMC、EMI 和 ESD 合规性
    2. 4.2 REACH 合规性
    3. 4.3 热性能合规性
  11. 5其他信息
    1. 5.1 已知硬件或软件问题
    2. 5.2 商标

电源监视

EVM 附带针对 32 个分立电源轨的电源监视和测量功能,可以为用户提供关键的电源使用详情,以便优化处理器应用。板载模数转换器 (INA226) 通过 I2C 进行访问。处理器可使用 I2C1 进行访问。测试自动化 [J50] 可以访问 I2C 总线,或者可以通过 5 引脚接头 [J30] 从外部进行访问。由于电源轨的数量,ADC 被分成两条 I2C 总线。总线的选择通过多路复用设置来完成(请参阅节 2.7.4)。

表 2-22 电源监视映射
总线 1 地址电源轨标称电压分流器值总线 2 地址电源轨标称电压分流器值
0x40

Processor MCU VDD

(VDD_MCU_0V85)

0.85V10mΩ0x401.8V 下的处理器 IO (VDD_IO_1V8)1.8V10mΩ
0x41

Processor MCU RAM

(VDD_MCU_RAM_0V85)

0.85V10mΩ0x413.3V 下的处理器 IO (VDD_IO_3V3)3.3V10mΩ
0x42(VDA_MCU_1V8)1.8V10mΩ0x42处理器双电压 IO (VDD_SD_DV)DV10mΩ
0x43

3.3V 下的处理器 MCU IO

(VDD_MCUIO_3V3)

3.3V10mΩ0x43

LPDDR4 存储器 (VDD1)

(VDD1_DDR_1V8)

1.8V10mΩ
0x44

1.8V 下的处理器 MCU IO

(VDD_MCUIO_1V8)

1.8V10mΩ0x44(VDD_DDR_SOC_1V1)1.1V
0x45(VDD_CORE_0V8)不适用不适用0x45(VCCA_3V3_CORE)3.3V5mΩ
0x46(VDD_RAM_0V85)0.85V10mΩ0x46

1.8V 下的 MCU 外设

(VSYS_MCUIO_1V8)

1.8V10mΩ
0x47(VDD_GPIORET_WK_0V8)0.8V10mΩ0x47

3.3V 下的 MCU 外设

(VSYS_MCUIO_3V3)

3.3V10mΩ
0x48(VDD_CPU_AVS)不适用不适用0x48(VSYS_IO_1V8)1.8V10mΩ
0x49(VSYS_GPIORET_IO_3V3)3.3V10mΩ0x49(VSYS_IO_3V3)3.3V10mΩ
0x4A

Processor LPDDR IO

(VDD_DDR_1V1)

不适用不适用0x4A(VCC_12V0_N)12V??mΩ
0x4B(VDD_PHYCORE_0V8)0.8V10mΩ0x4B(VSYS_5V0)5V0
0x4C(VDA_PLL_1V8)1.8V10mΩ0x4C(VSYS_3V3)3V3
0x4D(VDA_PHY_1V8)1.8V10mΩ0x4D(VCCA_3V3_DDR)3.3V10mΩ
0x4E(VDA_USB_3V3)3.3V10mΩ0x4E(VDA_DLL_0V8)0.8V10mΩ
0x4F(VDD_GPIORET_IO_3V3)3.3V10mΩ0x4F(VCCA_3V3_CPU_AVS)3.3V5mΩ
注: 在表中,“(_name)”是指原理图中使用的网络名称。