LMK5B33216EVM はプロトタイプ評価基板であり、数量限定で提供しています。
LMK5B33216EVM
LMK5B33216 バルク弾性波発振器 (BAW VCO) 搭載、超低ジッタ、16 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク・シンクロナイザの評価
LMK5B33216EVM
概要
LMK5B33216 は、LMK5B33216 ネットワーク・クロック・ジェネレータ / シンクロナイザを開発するための評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。
LMK5B33216EVM は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。オンボード TCXO (温度補償水晶発振器) の実装により、フリーランニング、(位相) ロック済み、ホールド・オーバの各動作モードで LMK5B33216 を評価することができます。
LMK5B33216EVM を構成するために、オンボードの USB マイコン (MCU) インターフェイス経由で、TI の TICS (TI のクロックとシンセサイザ) Pro ソフトウェア (TICSPRO-SW) を実行している PC を使用することもできます。TICSPRO-SW を使用して、LMK5B33216 のレジスタへのプログラム (書き込み) を実施できます。
特長
- 帯域幅がプログラマブルな 3 個の DPLL (デジタル PLL) と、3 個の分周 APLL (アナログ PLL) を活用して、フレキシブルなクロック生成が可能
- DPLL への 2 つのリファレンス入力により、無瞬断切り替え (ヒットレス・スイッチング) とホールド・オーバをサポート
- BAW (バルク弾性波) が駆動する 16 個の出力クロックで、50fs (フェムト秒) 以下の RMS 位相ジッタ (12kHz ~ 20MHz の周波数範囲) を実現可能
- フレキシブルな発振器供給源:オンボード TCXO (温度補償水晶発振器) が利用可能、または他の XO (水晶発振器)、TCXO、OCXO (恒温槽付水晶発振器) に対応するフットプリントのいずれかが利用可能、あるいは外部 SMA 入力オプション
- オンチップの EEPROM (電気的に消去可能なプログラマブル読み取り専用メモリ) を搭載し、カスタムのスタートアップ・クロックを構成可能
- LMK5B33216 の評価基板
- 3 フィート (90cm) の Mini-USB ケーブル (MPN 3021003-03)
XOR (排他 OR) ゲート
クロック ネットワーク シンクロナイザ
購入と開発の開始
LMK5B33216EVM — LMK5B33216 evaluation module for 16-output, three DPLL and APLL, network synchronizer with BAW VCO
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.6 installer binary for Windows operating system
製品
クロック・ジェネレータ
クロック・バッファ
Oscillators
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
RF PLL / シンセサイザ
ハードウェア開発
評価ボード
ドキュメント
TICS Pro 1.7.7.6 Release Notes
TICS Pro 1.7.7.6 Software Manifest
リリース情報
Added Features
LMK5Bxxyyy, LMK5Cxxyyy
- Warnings and errors improved, particularly corrective suggestions
- REFx_FREQ=0 automatically disables DPLL reference input selection for that input
- Input validation enabled and disabled by start page settings, including 1PPS
- APLL reference selection moved to Step 5, just before clock output definition
- Quick-set multiple outputs to the same settings on frequency planner
- BAW VCO allows some ppm deviation
- Force SYSREF option on OUT0/1
- Expose DPLLx_LCK_TIMER field
- Match LMK05318B EEPROM page design
- .EPR export option
- EEPROM SRAM programming generation support
- For complete changelist, see release notes
LMK3H0102
- Configuration search tool
- Wizard: voltage selection option
Bug Fixes
- LMK04832-SP, LMK04832-SEP, LMK04714-Q1, LMK04368-EP - PD_FIN0 corrected to FIN0_PD
- LMK3H0102 - Several wizard bugfixes
Known Issues
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | EVM ユーザー ガイド (英語) | LMK5B33216EVM User's Guide (Rev. A) | PDF | HTML | 2022年 7月 11日 | ||
証明書 | LMK5B33216EVM EU RoHS Declaration of Conformity (DoC) | 2022年 2月 10日 |