LMK5B33216 は、タイミング精度が 5ns 未満 (クラス D) のイーサネット・ベースのネットワーキング・アプリケーションの厳しい要件を満たすように設計された、高性能ネットワーク・シンクロナイザおよびジッタ・クリーナです。
ネットワーク・シンクロナイザは、ヒットレス・スイッチングとジッタ減衰を実現するために、プログラマブルなループ帯域幅、外部ループ・フィルタ不要を特長とする 3 つの DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。各 DPLL は、対になった APLL を DPLL リファレンス入力に位相固定します。
APLL3 は、テキサス・インスツルメンツ独自のバルク弾性波 (BAW) 技術を採用した超高性能 PLL を特長としており、DPLL の基準入力周波数にもジッタ特性にも無関係に、42fs (標準値) / 60fs (最大値) の RMS ジッタ (312.5MHz 時) で 312.5MHz の出力クロックを生成できます。APLL2 および APLL1 には、2 番目または 3 番目の周波数ドメイン、同期ドメインのオプションがあります。
リファレンス検証回路は、DPLL 基準クロックを監視し、スイッチオーバー・イベントを検出するとクロック間でヒットレス・スイッチングを実行します。ゼロ遅延と位相ビルドアウトを有効にすることで、入力と出力の位相関係を制御できます。
本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。オンボード EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック・オプションとして用意されています。
LMK5B33216 は、タイミング精度が 5ns 未満 (クラス D) のイーサネット・ベースのネットワーキング・アプリケーションの厳しい要件を満たすように設計された、高性能ネットワーク・シンクロナイザおよびジッタ・クリーナです。
ネットワーク・シンクロナイザは、ヒットレス・スイッチングとジッタ減衰を実現するために、プログラマブルなループ帯域幅、外部ループ・フィルタ不要を特長とする 3 つの DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。各 DPLL は、対になった APLL を DPLL リファレンス入力に位相固定します。
APLL3 は、テキサス・インスツルメンツ独自のバルク弾性波 (BAW) 技術を採用した超高性能 PLL を特長としており、DPLL の基準入力周波数にもジッタ特性にも無関係に、42fs (標準値) / 60fs (最大値) の RMS ジッタ (312.5MHz 時) で 312.5MHz の出力クロックを生成できます。APLL2 および APLL1 には、2 番目または 3 番目の周波数ドメイン、同期ドメインのオプションがあります。
リファレンス検証回路は、DPLL 基準クロックを監視し、スイッチオーバー・イベントを検出するとクロック間でヒットレス・スイッチングを実行します。ゼロ遅延と位相ビルドアウトを有効にすることで、入力と出力の位相関係を制御できます。
本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。オンボード EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック・オプションとして用意されています。