ソフトウェア
評価基板 (EVM) 向けの GUI
TIDA-01021
DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン
TIDA-01021
概要
高速マルチチャネル・アプリケーションはシステムの SNR、SFDR（スプリアス・フリー・ダイナミック・レンジ）、ENOB（実効ビット数）を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ～ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz 未満です。 TI の ADC12DJ3200 高速コンバータ EVM を使用することにより、入力信号が 5.25GHz の場合に 10ps（ピコ秒）未満のボード間クロック・スキューと 49.6dB の SNR を実現します。すべての主要な設計理論が記載され、部品選択プロセスや設計の最適化が説明されます。回路図、ボード・レイアウト、ハードウェア・テスト、結果も公開されています。
特長
- 最大 15GHz のサンプル・クロック生成
- マルチチャネル JESD204B 準拠クロック・ソリューション
- RF サンプリング ADC / DAC 向けの低位相ノイズ・クロッキング
- 構成可能な位相同期により、複数チャネル・システムで低スキューを実現
- TI の高速コンバータ・カードとキャプチャ・カード（ADC12DJ3200EVM、TSW14J56 / TSW14J57）をサポート
通信機器
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRR77A.PDF (193 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
TIDRR78A.PDF (44 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
アナログ・スイッチ / マルチプレクサ
SN74CBTLV3257 — 部分的パワーダウン・モード搭載、3.3V、2:1 (SPDT)、4 チャネル・アナログ・スイッチ
データシート: PDF | HTML高速 ADC（≧10 MSPS）
ADC08DJ3200 — 8 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング A/D コンバータ（ADC）
データシート: PDF | HTML高速 ADC（≧10 MSPS）
ADC12DJ2700 — 12 ビット、デュアル 2.7GSPS またはシングル 5.4GSPS、RF サンプリング A/D コンバータ（ADC）
データシート: PDF | HTML高速 ADC（≧10 MSPS）
ADC12DJ3200 — 12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング A/D コンバータ（ADC）
データシート: PDF | HTML開発を始める
技術資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 3
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 技術記事 | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 2019年 6月 4日 | |||
| 設計ガイド | DSO、レーダー、5Gワイヤレス・テスター用の、マルチチャネル JESD204B 15GHzクロッキングのリファレンス・デザイン (Rev. A 翻訳版) | 英語版 (Rev.A) | 2017年 9月 19日 | |||
| 技術記事 | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 2017年 8月 28日 |