TIDA-01378

アップストリーム DOCSIS 3.1 アプリケーション向け広帯域レシーバのリファレンス・デザイン

TIDA-01378

設計ファイル

概要

This reference design consists of an analog front-end (AFE) signal chain for wideband receiver applications using the LMH2832 digitally controlled variable gain amplifier (DVGA) and ADS54J40 analog-to-digital converter (ADC). The design is primarily targeted for upstream DOCSIS 3.1 receiver applications specified for cable modem termination systems (CMTS) and supports up to 196 MHz of upstream signal bandwidth. The circuit solves the filtering and analog signal processing requirements for the DOCSIS 3.1 standard, which makes it easier for system designers to readily incorporate the design on the CMTS-side of the upstream signal path.

特長
  • AC-coupled signal path from 100 kHz to 204 MHz with 196 MHz of upstream-signal-bandwidth support for DOCSIS 3.1 applications
  • 58 dBFs of minimum system SNR (200 MHz BW) for –1-dBFs input at the ADC
  • 70 dBFs of minimum system SFDR for –1-dBFs input at the ADC
  • 1.71 A of average active-state current consumption on 5-V nominal wall mount power supply
  • Output data rate of four lanes per ADC at 5.0 Gbps with JESD204B interface subclass-1 support
パーソナル・エレクトロニクス
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUCG9.PDF (648 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRPN2.PDF (139 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRPN3.PDF (301 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRPN4.ZIP (2005 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRPN6.ZIP (444 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCD46.ZIP (3337 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRPN5.PDF (2660 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

AC/DC および DC/DC コンバータ (FET 内蔵)

TPS543193mm 角 QFN パッケージ封止、2.95V ~ 6V 入力、3A、2MHz、SWIFT™ 同期整流降圧コンバータ

データシート: PDF
LVDS、M-LVDS、PECL の各 IC

SN65LVDS1012Gbps、LVDS と LVPECL と CML から LVPECL への変換リピータ / レベル・シフタ

データシート: PDF | HTML
LVDS、M-LVDS、PECL の各 IC

SN65LVDS4500Mbps LVDS シングル、高速レシーバ

データシート: PDF | HTML
MOSFET

CSD17313Q22mm x 2mm の SON 封止、シングル、32mΩ、30V、N チャネル NexFET™ パワー MOSFET

データシート: PDF | HTML
RF VGA

LMH2832完全差動、デュアル、1.1GHz、デジタル可変ゲイン アンプ

データシート: PDF | HTML
eFuse とホット・スワップ・コントローラ

TPS2400100V の入力過渡保護機能搭載、5.5V の過電圧保護コントローラ

データシート: PDF | HTML
クロック ジッタ クリーナ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS735イネーブル搭載、500mA、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A47イネーブル搭載、1A、36V、低ノイズ、高 PSRR、低ドロップアウト電圧レギュレータ

データシート: PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A8101イネーブル搭載、1A、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
高速 ADC(≧10 MSPS)

ADS54J40デュアルチャネル、14 ビット、1.0GSPS、A/D コンバータ (ADC)

データシート: PDF

開発を始める

ソフトウェア

評価基板 (EVM) 向けの GUI

SLAC594 ADS54Jxx EVM GUI

サポートされている製品とハードウェア

サポートされている製品とハードウェア

製品
高速 ADC(≧10 MSPS)
ADS54J40 デュアルチャネル、14 ビット、1.0GSPS、A/D コンバータ (ADC) ADS54J60 デュアルチャネル、16 ビット、1.0GSPS、A/D コンバータ (ADC) ADS54J66 4 チャネル、14 ビット、500MSPS AD コンバータ(ADC) ADS54J69 デュアル・チャネル、16 ビット、500MSPS AD コンバータ(ADC)
RF トランスミッタ
ADS58J63 4 チャネル 14 ビット 500 Msps テレコム用レシーバ IC
ハードウェア開発
評価ボード
ADS54J20EVM ADS54J20 デュアルチャネル、12 ビット、1.0GSPS、A/D コンバータの評価基板 ADS54J40EVM ADS54J40 デュアルチャネル、14 ビット、1.0GSPS、A/D コンバータの評価基板 ADS54J60EVM ADS54J60 デュアルチャネル、16 ビット、1.0GSPS、A/D コンバータの評価基板 ADS54J66EVM ADS54J66 クワッドチャネル、14 ビット、500MSPS、A/D コンバータの評価基板 ADS54J69EVM ADS54J69 デュアルチャネル、16 ビット、500MSPS、A/D コンバータの評価基板 ADS58J63EVM ADS58J63 評価モジュール TSW54J60EVM TSW54J60 評価モジュール

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
種類 タイトル 英語版のダウンロード 日付
* 設計ガイド Wideband Receiver Reference Design for Upstream DOCSIS 3.1 Applications 2016年 10月 26日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ