主页 电源管理 多通道 IC (PMIC)
主页
电源管理
多通道 IC (PMIC)

LP2998

正在供货

具有关断引脚的 1.5A DDR 终端稳压器

立即订购
数据表

LP2998

正在供货
数据表 立即订购

米6体育平台手机版_好二三四详情

Vin (min) (V) 1.35 Vin (max) (V) 5.5 Vout (min) (V) 0.656 Vout (max) (V) 0.698 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (°C) -40 to 125 Iq (typ) (mA) 0.32 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L
Vin (min) (V) 1.35 Vin (max) (V) 5.5 Vout (min) (V) 0.656 Vout (max) (V) 0.698 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (°C) -40 to 125 Iq (typ) (mA) 0.32 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L
HSOIC (DDA) 8 29.4 mm² 4.9 x 6 SOIC (D) 8 29.4 mm² 4.9 x 6
  • AEC-Q100 Test Guidance with the following results
    (SO PowerPAD-8):
    • Device HBM ESD Classification Level H1C
    • Junction Temperature Range –40°C to 125°C
  • 1.35 V Minimum VDDQ
  • Source and Sink Current
  • Low Output Voltage Offset
  • No External Resistors Required
  • Linear Topology
  • Suspend to Ram (STR) Functionality
  • Low External Component Count
  • Thermal Shutdown
  • AEC-Q100 Test Guidance with the following results
    (SO PowerPAD-8):
    • Device HBM ESD Classification Level H1C
    • Junction Temperature Range –40°C to 125°C
  • 1.35 V Minimum VDDQ
  • Source and Sink Current
  • Low Output Voltage Offset
  • No External Resistors Required
  • Linear Topology
  • Suspend to Ram (STR) Functionality
  • Low External Component Count
  • Thermal Shutdown

The LP2998 linear regulator is designed to meet JEDEC SSTL-2 and JEDEC SSTL-18 specifications for termination of DDR-SDRAM and DDR2 memory. The device also supports DDR3 and DDR3L VTT bus termination with VDDQ min of 1.35 V. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5 A continuous current and transient peaks up to 3 A in the application as required for DDR-SDRAM termination. The LP2998 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.

An additional feature found on the LP2998 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.

The LP2998 linear regulator is designed to meet JEDEC SSTL-2 and JEDEC SSTL-18 specifications for termination of DDR-SDRAM and DDR2 memory. The device also supports DDR3 and DDR3L VTT bus termination with VDDQ min of 1.35 V. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5 A continuous current and transient peaks up to 3 A in the application as required for DDR-SDRAM termination. The LP2998 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.

An additional feature found on the LP2998 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.
filter 查找其他 多通道 IC (PMIC)
下载 观看带字幕的视频 视频

技术文档

star =有关此米6体育平台手机版_好二三四的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 11
类型 标题 下载最新的英语版本 日期
* 数据表 LP2998/LP2998-Q1 DDR Termination Regulator 数据表 (Rev. K) PDF | HTML 2014年 8月 20日
应用手册 DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 2020年 7月 9日
应用手册 Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
EVM 用户指南 AN-1813 LP2998 Evaluation Board (Rev. A) 2013年 5月 7日
应用手册 AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator (Rev. A) 2013年 5月 6日
应用手册 Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 2010年 4月 28日
应用手册 Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices 2010年 4月 20日
应用手册 Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) 2010年 3月 31日
应用手册 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
应用手册 Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs 2010年 3月 26日
应用手册 TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers 2010年 3月 26日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

LP2998EVAL — 用于 LP2998 的评估板

The LP2998 evaluation board is designed to provide the design Engineer with a fully functional prototype system in which to evaluate the LP2998 in both a static environment and with a complete memory system.

用户指南: PDF
TI.com 上无现货
仿真模型

LP2998 PSPICE Transient Model (Rev. B)

SNVM695B.ZIP (48 KB) - PSpice Model
下载
仿真模型

LP2998 TINA-TI Transient Reference Design

SNVMB49.TSC (599 KB) - TINA-TI Reference Design
下载
仿真模型

LP2998 TINA-TI Transient Spice Model

SNVMB48.ZIP (39 KB) - TINA-TI Spice Model
下载
仿真模型

LP2998 Unencrypted PSpice Model

SNVMAF5.ZIP (7 KB) - PSpice Model
下载
参考设计

TIDA-010011 — 适用于保护继电器处理器模块的高效电源架构参考设计

This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
原理图: PDF
参考设计

PMP10600 — Xilinx® Zynq®7000 系列 (XC7Z015) 电源解决方案 (5W) - 参考设计

此 PMP10600.1 参考设计提供为 Xilinx® Zynq® 7000 系列 (XC7Z015) FPGA 供电时所需的所有电源轨。此设计使用多个 LMZ3 系列模块、多个 LDO 和一个 DDR 终端稳压器。它还具有一个用于加电和断电排序的 LM3880。此设计采用 12V 输入电压。
测试报告: PDF
原理图: PDF
参考设计

PMP10601 — Xilinx® Zynq®7000 系列 (XC7Z015) 电源解决方案 (8W) - 参考设计

PMP10601 参考设计提供为 Xilinx® Zynq® 7000 系列 (XC7Z015) FPGA 供电时所需的所有电源轨。此设计使用多个 LMZ3 系列模块、多个 LDO 和一个 DDR 终端稳压器提供为 FPGA 供电时所需的所有电源轨。它还具有一个用于加电和断电排序的 LM3880。此设计采用 12V 输入电压。
测试报告: PDF
原理图: PDF
参考设计

PMP9766 — 具有有源电池平衡功能的超级电容备用电源参考设计

此参考设计介绍了一个备用电源电路，该电路通过使用降压-升压转换器和两个堆叠的超级电容器来实现电源中断时的瞬时保护。该实施方案基于完全集成的 TPS63020 降压-升压转换器电路，从而维持较小的总体解决方案尺寸。该设计还提供一个有源电池平衡电路。此配置已经过测试，附带完整的测试报告和运行说明。
测试报告: PDF
原理图: PDF
参考设计

PMP10630 — Xilinx Kintex UltraScale XCKU040 FPGA 电源解决方案，6W 参考设计

PMP10630 参考设计是 Xilinx® Kintex® UltraScale™ XCKU040 FPGA 的完整高密度电源解决方案。此设计采用 SIMPLE SWITCHER® 模块与 LDO 的最佳组合，以 36 x 43 mm（1.4 x 1.7 英寸）的较小解决方案尺寸提供所有必要的电压轨。此设计包含为内核电压轨供电的 LMZ31704 LMZ3 系列模块以及三个 LMZ21700/1 Nano 系列模块。此设计使用 LM3880 序列发生器来管理正确的电源定序，此外还包含带 LP2998 DDR 终端稳压器的 DDR3 (...)
测试报告: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
HSOIC (DDA) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐米6体育平台手机版_好二三四可能包含与 TI 此米6体育平台手机版_好二三四相关的参数、评估模块或参考设计。

支持和培训

视频