SMV320C6727B-SP

SMV320C6727B 是米6体育平台手机版_好二三四 (TI) C67x 系列高性能 32 和 64 位浮点数字信号处理器的下一代米6体育平台手机版_好二三四。

增强型 C67x+ CPU。 C67x+ CPU 是 C671x DSP 上使用的 C67x CPU 的增强型版本。 它与 C67x CPU 兼容，但是大幅提升了每个时钟周期内的速度、代码密度和浮点性能。 此 CPU 本来就支持 32 位定点，32 位单精度浮点和 64 位双精度浮点算术运算。

高效的存储器系统。 此存储器控制器将大型片载 256K 字节 RAM 和 384K 字节 ROM 映射为统一程序和数据存储器。 由于与某些其它器件一样，在程序与数据存储器尺寸之间没有固定的分界，所以开发过程被简化。

此存储器控制器支持 C67x+ CPU 对 RAM 和 ROM 的单周期数据存取。 支持以下 4 个源中 3 个源对内部 RAM 和 ROM 高达 3 次并行存取：

• 来自 C67x+ CPU 的 2 个 64 位数据存取
• 一个来自内核与程序高速缓存的 256 位程序取指令
• 一个来自外设系统（dMAX 或 UHPI）的 32 位数据存取

对于大多数应用，大型（32K 字节）程序高速缓存转化为高命中率。 这防止了大多数与片载存储器的程序和数据存取冲突。 它还能够从一个诸如 SDRAM 的芯片外存储器上实现有效程序执行。

高性能纵横开关。 一个高性能纵横开关被用作不同总线主控 (CPU，dMAX，UHPI) 与不同目标（外设和存储器）之间的中央集线器。 此纵横开关被部分连接；不支持某些连接（例如，UHPI 到外设的连接）。

只要针对一个特定目标的多个总线主控之间没有冲突，可通过纵横开关实现并行多重传输。 当确实发生冲突时，仲裁是一个简单且确定的固定优先级机制。

由于 dMAX 负责大多数时间关键 I/O 传输，它被授予最高优先级，其次是 UHPI，最后是 CPU。

dMAX 双向数据传输加速器。 dMAX 是一个被设计用来执行数据传输加速的模块。 数据传输加速器 (dMAX) 控制器处理内部数据存储器控制器与 C6727B DSP 上器件外设之间的用户设定的数据传输。 dMAX 允许数据在任何可寻址存储器空间之间移动，其中包括内部存储器、外设和外部存储器。

dMAX 控制器包括一些特性，诸如执行三维数据传输以实现高级数据分类的能力，将存储器的一部分管理为支持基于阶延迟数据读取和写入的循环缓冲器或 FIFO 的能力。 dMAX 能够同时处理 2 个传输请求（如果它们去往且来自不同的源和目的）。

用于实现灵活性和扩展的外部存储器接口 (EMIF)。 C6727B 上的外部存储器接口支持一个单组 SDRAM 和单组异步存储器。 EMIF 数据宽度为 16 位宽。

SDRAM 支持含有具有 1，2 或 4 组的 x16 和 x32 SDRAM 器件。

C6727B 将 SDRAM 支持扩展至 256M 位和 512M 位器件。

异步存储器支持通常被用来从一个并行非复用 NOR 闪存器件引导，此器件可以为 8，16 或 32 位宽。 通过使用针对上部地址线路的通用 I/O 引脚，可实现从较大闪存器件（大于专用 EMIF 地址线路本来支持的器件）的引导。

此异步存储器接口也可被配置成支持 8 或 16 位宽 NAND 闪存。 它包括一个可在高达 512 字节数据块上运行的硬件纠错码 (ECC) 计算（用于单一位错误）。

针对高速并行 I/O 的通用主机端口接口 (UHPI)。通用主机端口接口 (UHPI) 是一个并行接口，通过这个接口，一个外部主机 CPU 能够访问 DSP 上的存储器。 C6727B UHPI 所支持的 3 个模式为：

• 复用地址和数据 - 半字（16 位宽）模式（与 C6713 相似）
• 复用地址和数据 - 全字（32 位宽）模式
• 非复用模式 - 16 位地址和 32 位数据总线

UHPI 也可被限制成访问 C6727B 地址空间内任一位置存储器的单页（64K 字节）；这个页可被改变，但是只能由 C6727B CPU 更改。 这个特性使得 UHPI 能够被用于高速数据传输，即使在对安全性有严格要求的系统中也是如此。

UHPI 只在 C6727B 上提供。

多通道串行端口（McASP0，McASP1 和 McASP2）。 多通道串行端口 (McASP) 与编解码器 (CODEC)，数模转换器 (DAC)，模数转换器 (ADC) 和其它器件无缝对接。

每个 McASP 包括一个发送和接收部分，此部分可单独或同步运行；此外，每个部分有其自身的灵活时钟发生器和扩展误差校验逻辑。

当数据通过 McASP 时，它可被重新排列，这样，在无需任何 CPU 开销进行转换的情况下，应用代码所使用的定点表示法可以不受外部器件使用的表示法的影响。

McASP 是一个可配置模块，并且支持 2 个至 16 个串行数据引脚。 它还具有支持一个数字接口发送器 (DIT) 模式的选项，此模式具有一个完全 384 位通道状态和用户数据存储器。

集成电路间串行端口 (I2C0，I2C1)。 C6727B 包含 2 个集成电路间 (I2C) 串行端口。 一个典型应用是，将一个 I2C 串行端口配置为一个受外部用户接口微控制器控制的端口。 然后，另外一个 I2C 串行端口可被 C6727B DSP 用来控制外部外设器件，诸如一个 CODEC 或网络控制器，这些外设是此 DSP 器件的功能外设。

这 2 个 I2C 串行端口与 SPI0 串行端口引脚复用。

串行外设接口端口 (SPI0，SPI1)。 与 I2C 串行端口的情况一样，C6727B DSP 也包含 2 个串行外设接口 (SPI) 串行端口。 这使得一个 SPI 端口可被配置为一个受控端口来控制 DSP，而另外一个 SPI 串行端口被 DSP 用来控制外设。

此 SPI 端口支持一个基本 3 引脚模式，以及可选的 4 和 5 引脚模式。 可选引脚包括一个受控芯片选择引脚和一个使能引脚，此使能引脚在硬件中执行自动握手以实现最大 SPI 数据吞吐量。

SPI0 端口与 2 个 I2C 串行端口（I2C0 和 I2C1）引脚复用。 SPI1 串行端口与 McASP0 和 McASP 1 的串行数据引脚中的 5 个引脚复用。

实时中断定时器 (RTI)。 实时中断定时器模块包括：

• 2 个 32 位计数器和预分频器对
• 2 个输入捕捉（被接至 McASP 直接存储器访问 [DMA] 事件以实现采样率测量）
• 具有自动升级功能的 4 个比较
• 针对增强型系统稳健耐用性的数字看门狗（可选）

时钟生成（PLL 和 OSC）。 C6727B DSP 包含一个片载振荡器，此振荡器支持的晶振范围为 12MHz 至 25MHz。 或者，此时钟可由 CLKIN 引脚从外部提供。

DSP 包含一个灵活的、软件设定的锁相环 (PLL) 时钟发生器。 通过分割 PLL 输出，可生成 3 个不同的时钟域（SYSCLK1，SYSCLK2 和 SYSCLK3）。 SYSCLK1 是 CPU，存储器控制和存储器使用的时钟。 SYSCLK2 是外设子系统和 dMAX 使用的时钟。 SYSCLK3 只由 EMIF 使用。