ADC12QJ1600-SEP
- 耐放射線特性:
- 総電離線量 (TID):30krad (Si)
- シングル・イベント・ラッチアップ (SEL):43MeV-cm 2/mg
- シングル・イベント・アップセット (SEU) 耐性レジスタ
- 宇宙用強化プラスチック (宇宙用 EP):
- ASTM E595 アウトガス仕様に適合
- VID (Vendor Item Drawing) V62/22610
- 温度範囲:-55℃~125℃
- 単一の製造、アセンブリ、テスト施設
- ウェハ・ロットをトレース可能
- 長い製品ライフ・サイクル
- 長期にわたる製品変更通知
- ADC コア:
- 分解能:12 ビット
- 最大サンプリング・レート:1.6GSPS
- インターリーブなしのアーキテクチャ
- 内部ディザリングにより高次高調波を低減
- パフォーマンス仕様 (-1dBFS):
- SNR (100MHz):57.4dBFS
- ENOB (100MHz):9.1 ビット
- SFDR (100MHz):64dBc
- ノイズ・フロア (-20dBFS):-147dBFS
- フルスケール入力電圧:800mV PP-DIFF
- フルパワー入力帯域幅:6GHz
- JESD204C シリアル・データ・インターフェイス:
- 合計 2~8 の SerDes レーンをサポート
- 最大ボーレート:17.16Gbps
- 64B/66B と 8B/10B のエンコード・モード
- Subclass-1 サポートによる決定論的レイテンシ
- JESD204B レシーバと互換
- 内部サンプリング・クロック生成のオプション
- PLL および VCO (7.2~8.2GHz) 内蔵
- SYSREF ウィンドウ処理により同期が簡単
- 4 つのクロック出力によりシステム・クロック供給を簡素化
- FPGA または隣接 ADC 用のリファレンス・クロック
- SerDes トランシーバ用のリファレンス・クロック
- パルス式システム用のタイムスタンプ入力および出力
- 消費電力 (1GSPS):1.9W
- 電源:1.1V、1.9V
ADC12QJ1600-SEP は、クワッド・チャネル、12 ビット、1.6GSPS の A/D コンバータ (ADC) です。このデバイスは、低消費電力、高いサンプリング・レート、12 ビットの分解能により、各種マルチチャネル通信システムに理想的です。
6GHz のフルパワー入力帯域幅 (-3dB) により、L バンドと S バンドの直接 RF サンプリングが可能です。
システムのハードウェア要件を緩和するため、いくつかのクロック供給機能が内蔵されています (例:サンプリング・クロックを生成するための電圧制御発振器 (VCO) を内蔵した内部フェーズ・ロック・ループ (PLL))。FPGA または ASIC のロジックと SerDes にクロックを供給するために 4 つのクロック出力を備えています。パルス式システムのためにタイムスタンプ入力および出力を備えています。
JESD204C シリアル・インターフェイスにより、プリント基板 (PCB) の配線の量を減らすことで、システムを小型化できます。インターフェイス・モードは、2~8 レーン (デュアル・チャネルとクワッド・チャネルのデバイスの場合)、または 1~4 レーン (シングル・チャネル・デバイスの場合) を最大 17.16Gbps の SerDes ボーレートでサポートしているため、各アプリケーションに最適な構成を実現できます。
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC12QJ1600EVM — ADC12QJ1600 JESD204C インターフェイス搭載、クワッドチャネル、12 ビット、1.6GSPS ADC の評価基板
ADC12QJ1600 評価基板 (EVM) を使用すると、ADC12QJ1600-Q1 製品を評価できます。ADC12QJ1600-Q1 は、低消費電力、12 ビット、クワッドチャネル、1.6GSPS の A/D コンバータ (ADC) であり、バッファ付きアナログ入力と統合型デジタル ダウン コンバータに加えて、JESD204B/C インターフェイスを実装したオンチップ PLL も搭載しています。この評価基板 (EVM) は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。
この評価基板 (EVM) は、JESD204B/C クロック (...)
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
FCCSP (ALR) | 144 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。