データシート
CD74HCT4543
- 4.5-V to 5.5-V VCC Operation
- Input Latches for BCD Code Storage
- Blanking Capability
- Phase Input for Complementing Outputs
- Fanout (Over Temperature Range)
- Standard Outputs - 10 LSTTL Loads
- Balanced Propagation Delay and Transition Times
- Significant Power Reduction Compared to LSTTL Logic ICs
- Direct LSTTL input logic compatibility, VIL=0.8 V Maximum, VIH=2 V Minimum
- CMOS Input Compatibility, II
1µA @ VOL, VOH
The CD74HCT4543 high-speed silicon-gate is a BCD-to-7 segment latch/decoder/driver designed primarily for directly driving liquid-crystal displays. While the latch enable (LD) is low, the latches are enabled to store the BCD inputs. When the latch enable is high, the latches are disabled, making the outputs transparent to the BCD inputs. The device has an active-high blanking input (BI) and a phase input (PH) to which a square wave is applied for liquid-crystal applications. This square wave also is applied to the backplane of the liquid-crystal display.
お客様が関心を持ちそうな類似品
比較対象デバイスと類似の機能
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
13 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | CD74HCT4543 データシート (Rev. A) | 2003年 4月 7日 | |||
| アプリケーション・ノート | Implications of Slow or Floating CMOS Inputs (Rev. E) | 2021年 7月 26日 | ||||
| セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
| アプリケーション・ノート | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||||
| セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
| ユーザー・ガイド | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||||
| アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||||
| ユーザー・ガイド | Signal Switch Data Book (Rev. A) | 2003年 11月 14日 | ||||
| アプリケーション・ノート | TI IBIS File Creation, Validation, and Distribution Processes | 2002年 8月 29日 | ||||
| アプリケーション・ノート | CMOS Power Consumption and CPD Calculation (Rev. B) | 1997年 6月 1日 | ||||
| アプリケーション・ノート | Designing With Logic (Rev. C) | 1997年 6月 1日 | ||||
| アプリケーション・ノート | SN54/74HCT CMOS Logic Family Applications and Restrictions | 1996年 5月 1日 | ||||
| アプリケーション・ノート | Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc | 1996年 4月 1日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| PDIP (N) | 16 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点