引脚兼容 DAC37J82/DAC38J82 系列是一款具有 JESD204B 接口的极低功率，16 位，双通道，1.6/2.5GSPS 数模转换器 (DAC)。 最大输入数据速率为 1.23GSPS。
数字数据通过运行速率高达 12.5Gbps 的 1、2、4 或 8 条可配置串行 JESD204B 信道输入到器件中，这些信道具有片上端接和可编程均衡功能。 此接口可实现基于 JESD204B 子类 1 SYSREF 的确定性延迟，并且可实现多个器件的完全同步。
此器件包括简化复杂发射架构的特性。 具有超过 90dB 阻带衰减的完全可旁路 2x 至 16x 数字插值滤波器可简化数据接口和重建滤波器。 一个片上 48 位数值控制振荡器 (NCO) 和独立复杂混频器可实现灵活且准确的载波信号放置。
高性能低抖动 PLL 可简化器件计时，而又不会对动态范围造成太大影响。 数字正交调制器校正 (QMC) 和组延迟校正 (QDC) 可在直接上行转换应用中为通道间的增益、偏移、相位以及组延迟实现完整的 IQ 补偿。 一个可编程功率放大器 (PA) 保护机制可以在检测到输入数据的异常功率运行方式时提供 PA 保护。
DAC37J82/DAC38J82 系列提供四个模拟输出，并且来自两个内部数字路径的数据可经由输出复用器被路由至这四个 DAC 输出的任意两个输出。
如需了解所有可用封装，请见数据表末尾的可订购米6体育平台手机版_好二三四附录。| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | DAC3xJ82 带有 12.5 Gbps JESD204B 接口的双通道、16 位、1.6/2.5 GSPS 数模转换器 数据表 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2014年 8月 12日 |
| 应用手册 | DAC3xJ8x Device Initialization and SYSREF Configuration | 2017年 9月 27日 | ||||
| EVM 用户指南 | DAC3XJ8XEVM User's Guide (Rev. B) | 2016年 4月 28日 | ||||
| EVM 用户指南 | TSW3XJ8XEVM User's Guide (Rev. B) | 2016年 3月 9日 | ||||
| 模拟设计期刊 | JESD204B over optical fiber enables new architecture for phased-array radar | 2016年 1月 26日 | ||||
| 应用手册 | System solution for avionics & defense | 2015年 9月 23日 | ||||
| 白皮书 | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015年 3月 19日 | ||||
| EVM 用户指南 | Altera JESD204B IP Core and TI DAC37J84 Hardware Checkout Report (Rev. A) | 2014年 9月 15日 | ||||
| 设计指南 | Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) | 2013年 8月 14日 | ||||
| 应用手册 | High Speed, Digital-to-Analog Converters Basics (Rev. A) | 2012年 10月 23日 | ||||
| 应用手册 | 所选封装材料的热学和电学性质 | 2008年 10月 16日 | ||||
| 应用手册 | 高速数据转换 | 英语版 | 2008年 10月 16日 |
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
DAC3XJ8XEVM 评估模块 (EVM) 旨在评估 DAC3XJ8X 系列的高速 JESD204B 接口 DAC（DAC37J82、DAC37J84、DAC38J82、DAC38J84）。此 EVM 包括板载时钟解决方案 (LMK04828)、变压器耦合输出、全功率解决方案以及方便易用的软件 GUI 和 USB 接口。
根据设计，DAC3XJ8XEVM 可与米6体育平台手机版_好二三四 (TI) 的 JESD204B 信号发生器卡 TSW14J56EVM 无缝配合，通过高速数据转换器专业软件 (HSDCPro) 工具进行高速数据转换器评估。DAC3XJ8XEVM 的另一设计目标是与主要 FPGA (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
对于这些多天线发送器实现，每个发送器需要使用数模转换器 (DAC)，以便对数字位进行射频传输。还必须及时同步多个发送器及其关联的天线。该设计可利用 JESD204B 子类 1 类型 (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
推荐米6体育平台手机版_好二三四可能包含与 TI 此米6体育平台手机版_好二三四相关的参数、评估模块或参考设计。
The design resource accessed as www.ti.com/lit/zip/slwc107 or www.ti.com/lit/xx/slwc107w/slwc107w.zip has been migrated to a new user experience at www.ti.com/tool/download/SLWC107. Please update any bookmarks accordingly.