固件
数据表
ADC12DJ5200RF
- ADC 内核：
- 12 位分辨率
- 单通道模式下的采样率高达 10.4GSPS
- 双通道模式下的采样率高达 5.2GSPS
- 性能规格：
- 本底噪声（–20dBFS，VFS = 1VPP-DIFF）：
- 双通道模式： –151.8dBFS/Hz
- 单通道模式： –154.4dBFS/Hz
- ENOB（双通道，FIN = 2.4GHz）：8.6 位
- 本底噪声（–20dBFS，VFS = 1VPP-DIFF）：
- VCMI 为 0V 时的缓冲模拟输入：
- 模拟输入带宽 (-3dB)：8GHz
- 可用输入频率范围：> 10GHz
- 满量程输入电压（VFS，默认值）：0.8VPP
- 无噪声孔径延迟 (tAD) 调节：
- 精确采样控制：19fs 步长
- 简化同步和交错
- 温度和电压不变延迟
- 简便易用的同步特性：
- 自动 SYSREF 计时校准
- 样片标记时间戳
- JESD204C 串行数据接口：
- 最大通道速率：17.16Gbps
- 支持 64b/66b 和 8b/10b 编码
- 8b/10b 模式兼容 JESD204B
- 可选数字下变频器 (DDC)：
- 4 倍、8 倍、16 倍和 32 倍复杂抽取
- 每个 DDC 均具有四个独立的 32 位 NCO
- 峰值射频输入功率 (Diff)：+26.5dBm（+27.5dBFS，560x 满量程功率）
- 可实现均衡的可编程 FIR 滤波器
- 功耗：4W
- 电源：1.1V、1.9V
ADC12DJ5200RF 器件是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。ADC12DJ5200RF 可配置为双通道 5.2GSPS ADC 或单通道 10.4GSPS ADC。支持高达 10GHz 的可用输入频率范围，可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。
ADC12DJ5200RF 使用具有多达 16 个串行通道的高速 JESD204C 输出接口，支持高达 17.16Gbps 的线路速率。通过 JESD204C 子类 1 支持确定性延迟和多器件同步。JESD204C 接口可进行配置，对线路速率和通道数进行权衡。支持 8b/10b 和 64b/66b 数据编码方案。64b/66b 编码支持前向纠错 (FEC)，可改进误码率。此接口向后兼容 JESD204B 接收器。
无噪声孔径延迟调节和 SYSREF 窗口等创新的同步特性可简化多通道应用的系统设计。提供可选的数字下变频器 (DDC)，以便将数字信号频谱下变频到基带信号并降低接口速率。可编程 FIR 滤波器可实现片上均衡。
您可能感兴趣的相似米6体育平台手机版_好二三四
功能优于所比较器件的普遍直接替代米6体育平台手机版_好二三四
功能与比较器件相同，且具有相同引脚
技术文档
未找到结果。请清除搜索并重试。
查看全部 17 设计和开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
ADC12DJ5200RFEVM — ADC12DJ5200RF 射频采样 12 位双通道 5.2GSPS 或单通道 10.4GSPS ADC 评估模块
ADC12DJ5200RF 评估模块 (EVM) 可用于评估器件 ADC12DJ5200RF。ADC12DJ5200RF 是一款具有缓冲模拟输入的低功耗、12 位、双通道（5.2GSPS/通道）10.4GSPS、射频采样模数转换器 (ADC)，集成了具有可编程 NCO 和抽取设置（包括非抽取 12 位和 8 位 ADC 输出）的数字下变频器，该变频器具有 JESD204B/C 接口。该 EVM 具有变压器耦合模拟输入，可适应各种信号源和频率。
EVM 中包含 LMX2582 时钟合成器和 LMK04828 JESD204B/C 时钟生成器，可以将其配置为超低抖动 ADC 器件时钟和 (...)
评估板
TRF1208-ADC12DJ5200RFEVM — TRF1208 具有 ADC12DJ5200RF 的高速射频采样全差分放大器评估模块
TRF1208-ADC12DJ5200RFEVM 用于评估 ADC12DJ5200RF 和 ADC12DJ4000RF 模数转换器 (ADC)。ADC12DJ5200RF 是一款双通道 12 位 ADC，在双通道模式下运行时的采样率高达 5.2GSPS，在单通道模式下运行的采样率高达 10.4GSPS。ADC12DJ4000RF 是一款双通道 12 位 ADC，在双通道模式下运行时的采样率高达 4GSPS，在单通道模式下运行的采样率高达 8GSPS。
评估板
TSW14J59EVM — TSW14J59 评估模块
TSW14J59 评估模块 (EVM) 是下一代数据采集卡，用于评估全新的 TI JESD204C_B 系列高速模数转换器 (ADC)、高速数模转换器 (DAC) 和模拟前端 (AFE) 的性能。
TSW14J59 包含一个 Kintex Ultrascale+® FPGA，并采用 JESD204B/C IP 解决方案，可通过动态配置在 1 至 16 个通道全部实现 1Gbps 至 32Gbps 的速率。
结合附带的 High-Speed Data Converter Pro (HSDC Pro) 数据采集分析和软件程序，这套完整的系统可从 JESD204B 和/或 JESD204C (...)
评估板
ANNAP-3P-WWDM60 — Annapolis Microsystems 4 通道 ADC，2 通道 DAC FPGA 夹层卡，高达 10GSPS
This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
固件
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
支持的米6体育平台手机版_好二三四和硬件
米6体育平台手机版_好二三四
高速 DAC (> 10MSPS)
高速 ADC (≥10MSPS)
射频收发器
射频发射器
评估模块 (EVM) 用 GUI
DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.20
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
支持的米6体育平台手机版_好二三四和硬件
米6体育平台手机版_好二三四
高速 DAC (> 10MSPS)
高速 ADC (≥10MSPS)
超声波 AFE
射频收发器
射频接收器
射频发射器
硬件开发
评估板
软件
支持软件
计算工具
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.
In the concept phase, a frequency-planning tool enables fine tuning of (...)
支持的米6体育平台手机版_好二三四和硬件
米6体育平台手机版_好二三四
高速 ADC (≥10MSPS)
射频收发器
射频接收器
设计工具
SLVRBH0 — ADC12DJ5200RF-EVM Assembly Package
支持的米6体育平台手机版_好二三四和硬件
模拟工具
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源米6体育平台手机版_好二三四系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短米6体育平台手机版_好二三四上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短米6体育平台手机版_好二三四上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
参考设计
TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移，从而使输入电流纹波最小并控制频率成分。此外，它还使用高性能 HotRod™ 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。
参考设计
TIDA-01028 — 适用于高速示波器和宽带数字转换器的 12.8-GSPS 模拟前端参考设计
此参考设计提供了一个用于实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这可通过对两个射频采样 ADC 进行时序交错来实现。交错需要在 ADC 之间进行相移，此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节（tAD 调节）功能来实现相移。此功能还可用于最大限度地减少交错 ADC 常见的失配问题：最大程度地提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了支持 JESD204B 的低相位噪声时钟树，该时钟树通过 LMX2594 宽带 PLL、LMK04828 合成器以及抖动清除器来实现。
参考设计
TIDA-010128 — 适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计
此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实践检验可提高采样率的传统方法，然而，匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键。随着采样时钟频率的增加，交错复杂性也随之增加。ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施，在 ADC12DJ5200RF 上应用了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594，采用了板载低噪声 (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
| FCCSP (ZEG) | 144 | Ultra Librarian |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息：
- 制造厂地点
- 封装厂地点
推荐米6体育平台手机版_好二三四可能包含与 TI 此米6体育平台手机版_好二三四相关的参数、评估模块或参考设计。