データシート
SN74AUP1G04
- Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
- Low Static-Power Consumption
(ICC = 0.9 μA Max) - Low Dynamic-Power Consumption
(Cpd = 4.1 pF Typ at 3.3 V) - Low Input Capacitance (Ci = 1.5 pF Typ)
- Low Noise − Overshoot and Undershoot
<10% of VCC - Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
- Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at the Input
(Vhys = 250 mV Typ at 3.3 V) - Wide Operating VCC Range of 0.8 V to 3.6 V
- Optimized for 3.3-V Operation
- 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
- tpd = 3.9 ns Max at 3.3 V
- Suitable for Point-to-Point Applications
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Performance Tested Per JESD 22
- 2000-V Human-Body Model
(A114-B, Class II) - 1000-V Charged-Device Model (C101)
- 2000-V Human-Body Model
The SN74AUP1G04 device is a single inverter gate performs the Boolean function Y = A.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
9 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | SN74AUP1G04 Low-Power Single Inverter Gate データシート (Rev. K) | PDF | HTML | 2014年 6月 26日 | ||
| アプリケーション概要 | Understanding Schmitt Triggers (Rev. A) | PDF | HTML | 2019年 5月 22日 | |||
| セレクション・ガイド | Little Logic Guide 2018 (Rev. G) | 2018年 7月 6日 | ||||
| アプリケーション・ノート | Designing and Manufacturing with TI's X2SON Packages | 2017年 8月 23日 | ||||
| セレクション・ガイド | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||||
| ホワイト・ペーパー | Solving CMOS Transition Rate Issues Using Schmitt Trigger Solution (Rev. A) | 2017年 5月 1日 | ||||
| アプリケーション・ノート | How to Select Little Logic (Rev. A) | 2016年 7月 26日 | ||||
| セレクション・ガイド | ロジック・ガイド (Rev. AA 翻訳版) | 最新英語版 (Rev.AB) | 2014年 11月 6日 | |||
| アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
5-8-LOGIC-EVM — 5 ～ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)
5 ～ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
リファレンス・デザイン
TIDA-050001 — HDMI 2.0 ESD 保護のリファレンス デザイン
このリファレンス デザインは、HDMI 2.0 ドライバとリタイマの TMDS ラインを静電気放電 (ESD) から保護する 2 種類の方法を提示します。HDMI 規格は、セットトップ ボックスから、ノートブック PC やテレビに至るまで、多くのアプリケーションに採用されています。このポートは多くの場合は外付けになるため、ESD (静電気放電) 事象の影響を受けやすくなっています。高速の HDMI 2.0 信号の場合、ドライバが適切な ESD 保護機能を IC に内蔵することは不可能のため、ディスクリートの ESD 保護デバイスが必要になります。また、HDMI (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| DSBGA (YFP) | 4 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |
| SOT-5X3 (DRL) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
| USON (DRY) | 6 | Ultra Librarian |
| X2SON (DPW) | 5 | Ultra Librarian |
| X2SON (DSF) | 6 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点