ホーム パワー・マネージメント リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

イネーブルとリセットとディレイ機能搭載、1A、10V、低ドロップアウト電圧レギュレータ

製品詳細

Output options Adjustable Output, Fixed Output Iout (max) (A) 1 Vin (max) (V) 10 Vin (min) (V) 2.7 Vout (max) (V) 5.5 Vout (min) (V) 1.5 Fixed output options (V) 1.5, 1.8, 2.5, 2.7, 2.8, 3, 3.3, 5, 5.5 Rating Catalog Noise (µVrms) 55 PSRR at 100 KHz (dB) 29 Iq (typ) (mA) 0.08 Thermal resistance θJA (°C/W) 33.9, 106.9 Load capacitance (min) (µF) 10 Regulated outputs (#) 1 Features Enable, Power good Accuracy (%) 2 Dropout voltage (Vdo) (typ) (mV) 230 Operating temperature range (°C) -40 to 125
Output options Adjustable Output, Fixed Output Iout (max) (A) 1 Vin (max) (V) 10 Vin (min) (V) 2.7 Vout (max) (V) 5.5 Vout (min) (V) 1.5 Fixed output options (V) 1.5, 1.8, 2.5, 2.7, 2.8, 3, 3.3, 5, 5.5 Rating Catalog Noise (µVrms) 55 PSRR at 100 KHz (dB) 29 Iq (typ) (mA) 0.08 Thermal resistance θJA (°C/W) 33.9, 106.9 Load capacitance (min) (µF) 10 Regulated outputs (#) 1 Features Enable, Power good Accuracy (%) 2 Dropout voltage (Vdo) (typ) (mV) 230 Operating temperature range (°C) -40 to 125
HTSSOP (PWP) 20 41.6 mm² 6.5 x 6.4 SOIC (D) 8 29.4 mm² 4.9 x 6
  • 1 A Low-Dropout Voltage Regulator
  • Available in 1.5-V, 1.8-V, 2.5-V, 2.7-V, 2.8-V, 3.0-V, 3.3-V, 5.0-V Fixed Output and Adjustable Versions
  • Dropout Voltage Down to 230 mV at 1 A (TPS76750)
  • Ultralow 85 µA Typical Quiescent Current
  • Fast Transient Response
  • 2% Tolerance Over Specified Conditions for Fixed-Output Versions
  • Open Drain Power-On Reset With 200-ms Delay (See TPS768xx for PG Option)
  • 8-Pin SOIC and 20-Pin TSSOP PowerPAD™ (PWP) Package
  • Thermal Shutdown Protection

All trademarks are the property of their respective owners.

  • 1 A Low-Dropout Voltage Regulator
  • Available in 1.5-V, 1.8-V, 2.5-V, 2.7-V, 2.8-V, 3.0-V, 3.3-V, 5.0-V Fixed Output and Adjustable Versions
  • Dropout Voltage Down to 230 mV at 1 A (TPS76750)
  • Ultralow 85 µA Typical Quiescent Current
  • Fast Transient Response
  • 2% Tolerance Over Specified Conditions for Fixed-Output Versions
  • Open Drain Power-On Reset With 200-ms Delay (See TPS768xx for PG Option)
  • 8-Pin SOIC and 20-Pin TSSOP PowerPAD™ (PWP) Package
  • Thermal Shutdown Protection

All trademarks are the property of their respective owners.

This device is designed to have a fast transient response and be stable with 10 µF low ESR capacitors. This combination provides high performance at a reasonable cost.

Because the PMOS device behaves as a low-value resistor, the dropout voltage is very low (typically
230 mV at an output current of 1 A for the TPS76750) and is directly proportional to the output current. Additionally, since the PMOS pass element is a voltage-driven device, the quiescent current is very low and independent of output loading (typically
85 µA over the full range of output current, 0 mA to
1 A). These two key specifications yield a significant improvement in operating life for battery-powered systems. This LDO family also features a sleep mode; applying a TTL high signal to EN (enable) shuts down the regulator, reducing the quiescent current to 1 µA at TJ = 25°C.

The RESET output of the TPS767xx initiates a reset in microcomputer and microprocessor systems in the event of an undervoltage condition. An internal comparator in the TPS767xx monitors the output voltage of the regulator to detect an undervoltage condition on the regulated output voltage.

The TPS767xx is offered in 1.5-V, 1.8-V, 2.5-V, 2.7-V, 2.8-V, 3.0-V, 3.3-V, and 5.0-V fixed-voltage versions and in an adjustable version (programmable over the range of 1.5 V to 5.5 V). Output voltage tolerance is specified as a maximum of 2% over line, load, and temperature ranges. The TPS767xx family is available in 8-pin SOIC and 20-pin PWP packages.

This device is designed to have a fast transient response and be stable with 10 µF low ESR capacitors. This combination provides high performance at a reasonable cost.

Because the PMOS device behaves as a low-value resistor, the dropout voltage is very low (typically
230 mV at an output current of 1 A for the TPS76750) and is directly proportional to the output current. Additionally, since the PMOS pass element is a voltage-driven device, the quiescent current is very low and independent of output loading (typically
85 µA over the full range of output current, 0 mA to
1 A). These two key specifications yield a significant improvement in operating life for battery-powered systems. This LDO family also features a sleep mode; applying a TTL high signal to EN (enable) shuts down the regulator, reducing the quiescent current to 1 µA at TJ = 25°C.

The RESET output of the TPS767xx initiates a reset in microcomputer and microprocessor systems in the event of an undervoltage condition. An internal comparator in the TPS767xx monitors the output voltage of the regulator to detect an undervoltage condition on the regulated output voltage.

The TPS767xx is offered in 1.5-V, 1.8-V, 2.5-V, 2.7-V, 2.8-V, 3.0-V, 3.3-V, and 5.0-V fixed-voltage versions and in an adjustable version (programmable over the range of 1.5 V to 5.5 V). Output voltage tolerance is specified as a maximum of 2% over line, load, and temperature ranges. The TPS767xx family is available in 8-pin SOIC and 20-pin PWP packages.

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能
TLV767 アクティブ 調整可能出力と固定出力、1A、16V、正電圧低ドロップアウト (LDO) リニア レギュレータ A high-accuracy, 1-A LDO regulator with low IQ & foldback current limit

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TPS767xxQ Fast-Transient-Response 1-A Low-Dropout Linear Regulators データシート (Rev. J) PDF | HTML 2015年 8月 6日
アプリケーション・ノート LDO Noise Demystified (Rev. B) PDF | HTML 2020年 8月 18日
アプリケーション・ノート PowerPAD™ Thermally Enhanced Package (Rev. H) 2018年 7月 6日
アプリケーション・ノート LDO PSRR Measurement Simplified (Rev. A) PDF | HTML 2017年 8月 9日
アプリケーション・ノート 熱特性強化型パッケージPowerPAD™ (Rev. G 翻訳版) 最新英語版 (Rev.H) 2013年 10月 18日
ユーザー・ガイド Voltage-Controlled Amplifier Evaluation Kit 2008年 8月 25日
アプリケーション・ノート Power Supply Sequencing Solutions for Dual Supply Voltage DSPs (Rev. A) 2000年 7月 5日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

TPS76701Q PSpice Transient Model

SLVMB35.ZIP (89 KB) - PSpice Model
シミュレーション・モデル

TPS76701Q Unencrypted PSpice Transient Model

SLVMB34.ZIP (3 KB) - PSpice Model
シミュレーション・モデル

TPS76715Q PSpice Transient Model

SLVMB13.ZIP (83 KB) - PSpice Model
シミュレーション・モデル

TPS76715Q Unencrypted PSpice Transient Model

SLVMB12.ZIP (2 KB) - PSpice Model
シミュレーション・モデル

TPS76718Q PSpice Transient Model

SLVMB24.ZIP (80 KB) - PSpice Model
シミュレーション・モデル

TPS76718Q Unencrypted PSpice Transient Model

SLVMB25.ZIP (2 KB) - PSpice Model
シミュレーション・モデル

TPS76725Q PSpice Transient Model

SLVMB20.ZIP (80 KB) - PSpice Model
シミュレーション・モデル

TPS76725Q Unencrypted PSpice Transient Model

SLVMB21.ZIP (2 KB) - PSpice Model
シミュレーション・モデル

TPS76727Q PSpice Transient Model

SLVMB16.ZIP (80 KB) - PSpice Model
シミュレーション・モデル

TPS76727Q Unencrypted PSpice Transient Model

SLVMB17.ZIP (2 KB) - PSpice Model
シミュレーション・モデル

TPS76728Q PSpice Transient Model

SLVMB18.ZIP (83 KB) - PSpice Model
シミュレーション・モデル

TPS76728Q Unencrypted PSpice Transient Model

SLVMB19.ZIP (2 KB) - PSpice Model
シミュレーション・モデル

TPS76730Q PSpice Transient Model

SLVMB27.ZIP (83 KB) - PSpice Model
シミュレーション・モデル

TPS76730Q Unencrypted PSpice Transient Model

SLVMB26.ZIP (2 KB) - PSpice Model
シミュレーション・モデル

TPS76733Q PSpice Transient Model

SLVMB15.ZIP (78 KB) - PSpice Model
シミュレーション・モデル

TPS76733Q Unencrypted PSpice Transient Model

SLVMB14.ZIP (2 KB) - PSpice Model
シミュレーション・モデル

TPS76750Q PSpice Transient Model

SLVMB23.ZIP (81 KB) - PSpice Model
シミュレーション・モデル

TPS76750Q Unencrypted PSpice Transient Model

SLVMB22.ZIP (2 KB) - PSpice Model
リファレンス・デザイン

TIDA-00078 — ダイレクト・ダウン・コンバージョン・システム、I/Q 接続付き

The I/Q Correction block implemented in the Field Programmable Gate Array (FPGA) of the TSW6011EVM helps users to adopt a direct down conversion receiver architecture in a wireless system. The I/Q correction block consists of a single-tap blind algorithm, which corrects the frequency-independent (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00075 — 広帯域幅で高電圧の各種波形ジェネレータ向けフロント エンド

このリファレンス デザインは、アクティブ インターフェイスと DAC5682Z の電流シンク出力を組み合わせて使用する方法を示します。代表的なアプリケーションとして、多様な波形ジェネレータ向けのフロント エンドがあります。この評価基板 (EVM) は、D/A 変換用の DAC5682Z と、広帯域オペアンプを使用したアクティブ インターフェイスの実装を提示する OPA695 と、電圧スイングの大きいオペアンプを提示するための THS3091 や THS3095 を搭載しています。また、クロック生成用の CDCM7005、VCXO (電圧制御水晶発振器) とリファレンス、電圧安定化向けのリニア (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00074 — 高帯域、RF-ディジタル・コンプレックス・レシーバ・フィードバック信号チェーン

This is a wideband complex-receiver reference design and evaluation platform that is ideally suited for use as a feedback receiver for transmitter digital predistortion. The EVM signal chain is ideal for high intermediate-frequency (IF) complex-feedback applications and contains a complex (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00073 — デュアル高帯域 RF-ディジタル レシーバ・デザイン

The TSW1265EVM is an example design of a wideband RF to digital dual receiver solution capable of digitizing up to 125MHz of spectrum. The system provides a reference on how to use the ADS4249, LMH6521, LMK0480x, and a dual mixer to achieve this.  This reference EVEM coupled with a capture (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00068 — ベースステーション・トランシーバ、DPD フィードバック・パス付き

この設計は、スモール・セル基地局開発プラットフォーム用です。2 個のリアル受信パス、2 個の複合送信パス、および共有リアル・フィードバック・パスを提供します。この設計はマクロ基地局の性能を発揮しますが、スモール・セル基地局のフットプリントで済みます。この電流設計では最大 20MHz の帯域幅を処理できます。
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
HTSSOP (PWP) 20 Ultra Librarian
SOIC (D) 8 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ