計算ツール
データシート
UCC5350
- 機能オプション
- 分割出力 (UCC53x0S)
- GND2 を基準とする UVLO (UCC53x0E)
- ミラー クランプ オプション (UCC53x0M)
- 8 ピン D (沿面距離 4mm) および DWV (沿面距離 8.5mm) パッケージ
- 60ns（代表値）の伝搬遅延時間
- 最小 CMTI：100kV/ns
- 絶縁バリアの寿命：>40 年
- 入力電圧範囲：3V～15V
- 最大 33V のドライバ電源電圧
- 8V および 12V UVLO オプション
- 負の 5V に対応可能な入力ピン
- 安全関連認証：
- DIN V VDE V 0884-11:2017-01 と DIN EN 61010-1 に準拠した絶縁耐圧：7000VPK (DWV、予定)、4242VPK (D)
- UL 1577 に準拠した絶縁耐圧定格 (1 分間)：5000VRMS (DWV)、3000VRMS (D)
- GB4943.1-2011 準拠の CQC 認定：D および DWV (予定)
- CMOS 入力
- 動作温度：-40℃～+125℃
UCC53x0 は、MOSFET、IGBT、SiC MOSFET、GaN FET (UCC5350SBD) を駆動するように設計されたシングル チャネル絶縁型ゲート ドライバのファミリです。UCC53x0S には分割出力があり、立ち上がりと立ち下がりの時間を別々に制御できます。UCC53x0M は、トランジスタのゲートを内部的なクランプへ接続することで、ミラー電流により誤って電源オンが発生することを防止します。UCC53x0E には、GND2 を基準とする UVLO2 があり、真の UVLO 読み取り値を得られます。
UCC53x0 は、4mm SOIC-8 (D) または 8.5mm SOIC-8 (DWV) パッケージで供給され、それぞれ最大 3kVRMS および 5kVRMS の絶縁電圧をサポートできます。これらの各種のオプションを取りそろえた UCC53x0 ファミリは、モータ ドライブや産業用電源に適しています。
フォトカプラと比較して、UCC53x0 ファミリは部品間スキューが小さく、伝搬遅延時間が短く、より高い温度でも動作し、CMTI が高いという特長があります。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
17 をすべて表示 設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
UCC5320SCEVM-058 — UCC5320SC 絶縁型ゲート・ドライバの評価モジュール
UCC5320SCEVM is an Evaluation Module used to evaluate UCC53xx family of devices and it provides user with flexiblity of configuring driver to Split output, miller clamp or UVLO based on the device used . The EVM features enough test points & jumper options for one to evaluate the device (...)
ユーザー ガイド: PDF
シミュレーション・モデル
UCC5350MCD Unencrypted PSpice Transient Model (Rev. A)
SLLM367A.ZIP (3 KB) - PSpice Model
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン
PMP23126 — アクティブ・クランプ搭載、270W/立方インチ (16.48W/立方 cm) を上回る電力密度、3kW 位相シフト・フルブリッジのリファレンス・デザイン
このリファレンス・デザインは、電力密度の最大化を目標とする、GaN ベースの 3kW 位相シフト・フルブリッジ (PSFB) です。このデザインは、複数の 2 次側同期整流 MOSFET への電圧ストレスを最小化する目的でアクティブ・クランプを採用しているので、より良好な性能指数 (FoM) を達成する、電圧定格のより低い MOSFET を複数使用することができます。PMP23126 は、1 次側にテキサス・インスツルメンツの 30mΩ の GaN、2 次側にシリコン MOSFET を使用しています。LMG3522 は、ドライバと保護機能を内蔵した上面冷却 GaN であり、Si (...)
試験報告書: PDF
リファレンス・デザイン
PMP23331 — サーバー アプリケーション向け、19W、AC/DC マルチ出力、5V と 12V の ZVS (ゼロ電圧スイッチング) フライバックのリファレンス デザイン
このリファレンス デザインは、ユニバーサル AC 入力を、絶縁型の 12V/1.5A 出力と、絶縁型の 5V/0.2A 出力に変換します。このデザインは、92.7% のピーク効率を達成します。このリファレンス デザインは、スイッチング損失を最小化するゼロ電圧スイッチング (ZVS) フライバック コントローラである UCC28781-Q1 と、同期整流 MOSFET を駆動する強化絶縁型ゲート ドライバである UCC5350 と、低静止電流の同期整流降圧コンバータである TPS629203 を採用しています。
試験報告書: PDF
リファレンス・デザイン
TIDA-01599 — TÜV SÜD 評価済み、産業用ドライブ (IEC 61800-5-2) 向け、セーフ・トルク・オフ (STO) のリファレンス・デザイン
このリファレンス・デザインは、3 相インバータ向けセーフ・トルク・オフ (STO) サブシステムと、CMOS 入力絶縁型 IGBT ゲート・ドライバとの組み合わせの概要を示します。この STO サブシステムは、2 チャネル構造を採用し (1oo2：1 out of 2、冗長化の目的で 2 つのうち少なくとも一方が動作)、ハードウェア障害耐性 1 (HFT = 1) を実現しています。無励磁化トリップの概念に従う実装を採用しています。デュアル STO 入力 (STO 1 と STO _2) がアクティブ・ローになった場合、6 個の絶縁型 IGBT ゲート・ドライバの 1 次側と 2 (...)
リファレンス・デザイン
TIDA-01420 — 産業用ドライブ向け、基本絶縁型 3 相コンパクト出力段のリファレンス・デザイン
This three-phase, compact power stage reference design for industrial drives, which uses a UCC53xx gate driver to support basic capacitive isolation requirements, provides an increased lifespan and better propagation delay match over optocouplers to minimize inverter deadband distortions and (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 8 | Ultra Librarian |
| SOIC (DWV) | 8 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。