ホーム ロジックと電圧変換 論理ゲート NOR ゲート
ホーム
ロジックと電圧変換
論理ゲート
NOR ゲート

SN74AHCT02

アクティブ

TTL 互換 CMOS 入力、4 チャネル、2 入力、4.5V ～ 5.5V NOR ゲート

ご注文はこちら
データシート

SN74AHCT02

アクティブ
データシート ご注文はこちら

製品詳細

Technology family AHCT Number of channels 4 Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) -8 Output type Push-Pull Input type TTL-Compatible CMOS Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHCT Number of channels 4 Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Inputs per channel 2 IOL (max) (mA) 8 IOH (max) (mA) -8 Output type Push-Pull Input type TTL-Compatible CMOS Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 125
PDIP (N) 14 181.42 mm² 19.3 x 9.4 SOIC (D) 14 51.9 mm² 8.65 x 6 SOP (NS) 14 79.56 mm² 10.2 x 7.8 SSOP (DB) 14 48.36 mm² 6.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4 TVSOP (DGV) 14 23.04 mm² 3.6 x 6.4 VQFN (RGY) 14 12.25 mm² 3.5 x 3.5 WQFN (BQA) 14 7.5 mm² 3 x 2.5
  • 動作範囲：4.5V～5.5V
  • 低消費電力、ICC の最大値 10µA
  • 5V で ±8mA の出力駆動能力
  • 入力は TTL 電圧互換
  • JESD 17 準拠で250mA 超のラッチアップ性能
  • 動作範囲：4.5V～5.5V
  • 低消費電力、ICC の最大値 10µA
  • 5V で ±8mA の出力駆動能力
  • 入力は TTL 電圧互換
  • JESD 17 準拠で250mA 超のラッチアップ性能

これらのデバイスには 4 つの独立した 2 入力 NOR ゲートが内蔵されており、ブール関数 Y =A×Bまたは Y =A + Bを正論理で実行します。

これらのデバイスには 4 つの独立した 2 入力 NOR ゲートが内蔵されており、ブール関数 Y =A×Bまたは Y =A + Bを正論理で実行します。
filter その他の NOR ゲート を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
CD74ACT02 アクティブ TTL 互換 CMOS 入力、4 チャネル、2 入力、4.5V ～ 5.5V NOR ゲート Higher average drive strength (24mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
20 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SNx4AHCT02 クワッド 2 入力正論理 NOR ゲート データシート (Rev. N 翻訳版) PDF | HTML 英語版 (Rev.N) PDF | HTML 2024年 2月 20日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
アプリケーション・ノート Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
設計ガイド AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
製品概要 Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・モデル

SN74AHCT02 Behavioral SPICE Model

SCLM260.ZIP (7 KB) - PSpice Model
ダウンロード
シミュレーション・モデル

SN74AHCT02 IBIS Model

SCLM068.ZIP (13 KB) - IBIS Model
ダウンロード
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
PDIP (N) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian
VQFN (RGY) 14 Ultra Librarian
WQFN (BQA) 14 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ